- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄382649 > TMX320F2810PBKS (Texas Instruments, Inc.) DIGITAL SIGNAL PROCESSORS PDF資料下載
參數(shù)資料
| 型號(hào)： | TMX320F2810PBKS |
| 廠商： | Texas Instruments, Inc. |
| 元件分類(lèi)： | 數(shù)字信號(hào)處理 |
| 英文描述： | DIGITAL SIGNAL PROCESSORS |
| 中文描述： | 數(shù)字信號(hào)處理器 |
| 文件頁(yè)數(shù)： | 49/103頁(yè) |
| 文件大?。?/td> | 1341K |
| 代理商： | TMX320F2810PBKS |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)當(dāng)前第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)
TMS320F2810, TMS320F2812
DIGITAL SIGNAL PROCESSORS
SPRS174B
–
APRIL 2001
–
REVISED SEPTEMBER 2001
49
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251
–
1443
OSC and PLL block
The OSC and PLL block on the F2810 and F2812 will use a zero-pin Phase-Locked Loop (ZPLL). Figure 10
shows the implemented features and relevant signals.
XPLLDIS
XTAL2
XTAL1/CLKIN
On-Chip
Oscillator
(OSC)
4-bit
PLL Select
PLL
Bypass
/2
PLL
OSCCLK
Figure 10. OSC and PLL Block
The OSC circuit enables a crystal to be attached to the F2810 and F2812 devices using the X1 and X2 pins.
If a crystal is not used, then an external oscillator can be directly connected to the XCLKIN pin and the X2 pin
is left unconnected. The oscillator input range is 20 MHz to 35 MHz.
Table 36. PLLCR Register Bit Definitions
BIT(S)
NAME
TYPE
XRS RESET
DESCRIPTION
3:0
DIV
R/W
0,0,0,0
These bits set the PLL clocking ratio. The range of values should be between
(x 1.0) to (x 10.0). The scale between these values should be as linear as
possible:
0000
x 0.5
PLL bypassed but enabled
CLKIN = OSCCLK / 2
PLL connected
CLKIN (OSCCLK * 1.0) / 2
CLKIN = (OSCCLK * 2.0) / 2
CLKIN = (OSCCLK * 3.0) / 2
CLKIN = (OSCCLK * 4.0) / 2
CLKIN = (OSCCLK * 5.0) / 2
CLKIN = (OSCCLK * 6.0) / 2
CLKIN = (OSCCLK * 7.0) / 2
CLKIN = (OSCCLK * 8.0) / 2
CLKIN = (OSCCLK * 9.0) / 2
CLKIN = (OSCCLK * 10.0) / 2
0001
x 1.0
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
x 2.0
x 3.0
x 4.0
x 5.0
x 6.0
x 7.0
x 8.0
x 9.0
x 10.0
spare
spare
spare
spare
spare
15:4
reserved
R=0
0:0
The PLLCR register is reset to a known state by the XRS reset line. If a reset is issued by the debugger, the PLL clocking ratio is not changed.
P
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMP320F2810PBKS | DIGITAL SIGNAL PROCESSORS |
| TMP320F2810GHHA | DIGITAL SIGNAL PROCESSORS |
| TMX320F2810GHHMEP | Digital Signal Processors |
| TMP320F2810GHHMEP | Digital Signal Processors |
| TMX320F2810GHHS | DIGITAL SIGNAL PROCESSORS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMX320F2810PGFA | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS |
| TMX320F2810PGFAEP | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Signal Processors |
| TMX320F2810PGFS | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS |
| TMX320F2811GHHA | 制造商:TI 制造商全稱:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
| TMX320F2811GHHQ | 制造商:TI 制造商全稱:Texas Instruments 功能描述:TMS320R2811, TMS320R2812 Digital Signal Processors |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。