參數(shù)資料
型號: UPD17072
廠商: NEC Corp.
英文描述: 4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM
中文描述: 4位單芯片的數(shù)字調(diào)諧系統(tǒng)硬件單片機
文件頁數(shù): 179/226頁
文件大小: 1250K
代理商: UPD17072
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁當(dāng)前第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁
μ
PD17072,17073
179
Figure 19-3. Releasing Clock Stop by CE Reset
3 V
0 V
H
L
H
L
V
DD
CE pin
X
OUT
pin
3 V
0 V
H
L
H
L
V
DD
CE pin
X
OUT
pin
125 ms
or more
STOP s instruction
Program starts from address 0 (CE reset)
If the clock stop instruction is not used, the operation is performed as follows:
Program starts from address 0 (CE reset)
CE reset is effected in synchronization
with next setting of basic timer 0 carry
FF after CE pin goes high
0
-t
SET
Note
This voltage is called power-ON clear voltage. The maximum value of the power-ON clear voltage is 1.8
V, and the actual value is in a range not exceeding this maximum value. For details, refer to
20.4.1 Power-
ON clear voltage
.
19.3.4 Releasing clock stop status by power-ON reset
Figure 19-4 illustrates how the clock stop status is released by power-ON reset.
When the clock stop status is released by power-ON reset, the power failure detection circuit operates.
Figure 19-4. Releasing Clock Stop by Power-ON Reset
3 V
0 V
H
L
H
L
V
DD
CE pin
X
OUT
pin
3 V
0 V
H
L
H
L
V
DD
CE pin
X
OUT
pin
1.8 V
Note
125 ms
or more
STOP s instruction
Program starts from
address 0 (power-ON reset)
If the clock stop instruction is not used, the operation is performed as follows:
125 ms
or more
Oscillation stops
Program starts from
address 0 (power-ON reset)
1.8 V
Note
相關(guān)PDF資料
PDF描述
UPD17073GB 4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM
UPD17073 FILTER BAND PASS 5.8GHZ SMD
UPD17072GB 4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM
UPD17215CT 4-BIT SINGLE-CHIP MICROCONTROLLER FOR SMALL GENERAL-PURPOSE INFRARED REMOTE CONTROL TRANSMITTER
UPD17217GT 4-BIT SINGLE-CHIP MICROCONTROLLER FOR SMALL GENERAL-PURPOSE INFRARED REMOTE CONTROL TRANSMITTER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UPD17072GB 制造商:NEC 制造商全稱:NEC 功能描述:4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM
UPD17072GB-XXX-1A7 制造商:未知廠家 制造商全稱:未知廠家 功能描述:4-Bit Microcontroller
UPD17072GB-XXX-9EU 制造商:未知廠家 制造商全稱:未知廠家 功能描述:4-Bit Microcontroller
UPD17073 制造商:NEC 制造商全稱:NEC 功能描述:4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM
UPD17073GB 制造商:NEC 制造商全稱:NEC 功能描述:4-BIT SINGLE-CHIP MICROCONTROLLER WITH HARDWARE FOR DIGITAL TUNING SYSTEM