- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378746 > UPD7225G01 (NEC Corp.) PROGRAMMABLE LCD CONTROLLER/DRIVER PDF資料下載
參數(shù)資料
| 型號： | UPD7225G01 |
| 廠商： | NEC Corp. |
| 英文描述： | PROGRAMMABLE LCD CONTROLLER/DRIVER |
| 中文描述： | 可編程LCD控制器/驅(qū)動 |
| 文件頁數(shù)： | 6/52頁 |
| 文件大?。?/td> | 289K |
| 代理商： | UPD7225G01 |
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
Data Sheet S14308EJ6V0DS00
6
μ
PD7225
Figure 1-2. /SYNC Pin Status after Reset (/RESET = 1)
/SYNC
COM0
1 frame
1 frame
1 frame
1 frame
Static
/SYNC
COM0
Divie-by-2
time division
/SYNC
COM0
Divie-by-3
time division
/SYNC
COM0
Divie-by-4
time division
1.7 /RESET
……
Input
This is an active low reset input pin.
1.8 S0-S31 (Segment)
……
Output
These pins output segment drive signals.
1.9 COM0-COM3 (COMmon)
……
Output
These pins output common drive signals.
1.10 CL1, CL2 (Clock)
A resistor is connected across these pins for internal clock generation. When inputting an external clock, use the
CL1 pin for input.
1.11 V
LC1
, V
LC2
, V
LC3
LCD driver power supply pin.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD7225G00 | PROGRAMMABLE LCD CONTROLLER/DRIVER |
| UPD7225GB-3B7 | PROGRAMMABLE LCD CONTROLLER/DRIVER |
| UPD7227 | CMOS, Intelligent, Dot-Matrix LCD Controller/Driver |
| UPD72852A | IEEE1394a-2000 COMPLIANT 400 Mbps TWO-PORT PHY LSI |
| UPD72852AGB-8EU | IEEE1394a-2000 COMPLIANT 400 Mbps TWO-PORT PHY LSI |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD7225GB-3B7(A) | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD74HC04C | 制造商:Panasonic Industrial Company 功能描述:IC |
| UPD750068GT-396 | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7507C189 | 制造商:Panasonic Industrial Company 功能描述:IC |
| UPD7508CU265 | 制造商:Panasonic Industrial Company 功能描述:IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。