參數(shù)資料
型號(hào): UPD75236GJ
廠商: NEC Corp.
英文描述: DIODE ZENER SINGLE 500mW 75Vz 1.7mA-Izt 0.05 0.1uA-Ir 56Vr DO35-GLASS 5K/AMMO
中文描述: 4位單片機(jī)
文件頁(yè)數(shù): 89/190頁(yè)
文件大?。?/td> 1220K
代理商: UPD75236GJ
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)當(dāng)前第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)
89
μ
PD75236
(c)
Shift register 0 (SIO0)
Fig. 4-42 shows a shift register 0 peripheral configuration. SIO0 is an 8-bit register which executes
parallel-to-serial conversion and carries out serial transmission/reception (shift operation) in synchro-
nization with a serial clock.
Serial transfer is started by writing data to SIO0.
In transmission, the data written to SIO0 is output to the serial output (SO0) or serial data bus
(SB0/SB1).
In reception, data is read from the serial input (SI0) or SB0/SB1 to SIO0.
This register can be read/written by an 8-bit manipulation instruction.
RESET input during operation makes the SIO0 value undefined. RESET input in the standby mode
holds the SIO0 value.
Shift operation stops after 8-bit transmission /reception.
Fig. 4-42 Shift Register 0 peripheral Configuration
SIO0 read and serial transfer start (write) are enabled at the following timings.
Serial interface operation enable/disable bit (CSIE0) = 1 except when CSIE0 is set to “1”
after data write to the shift register.
When the serial clock is masked after 8-bit serial transfer.
When SCK0 is at a high level
Be sure to write/read data to SIO0 when SCK0 is at a high level.
In the 2-wire serial I/O or SBI mode, the data bus has a configuration that the input pins
serve as output pins and vice versa. Each output pin has an N-ch open drain configuration.
Thus, set FFH to SIO0 for the device for data reception.
Internal Bus
Address
Comparator
Shift
Register 0
Shift Clock
N-ch Open Drain Output
SO0 Latch
CLR
RELT
CMDT
SET
Q
D
CLK
BUSY/ACK
CSIM0
相關(guān)PDF資料
PDF描述
UPD75236 4-BIT SINGLE-CHIP MICROCOMPUTER
UPD75516 4-BIT, SINGLE-CHIP CMOS MICROCOMPUTER WITH EXTENSIVE I/O AND A/D CONVERTER
UPD75516GF-637-3B9 4-BIT SINGLE-CHIP MICROCOMPUTER
UPD75516GF-076 4-BIT SINGLE-CHIP MICROCOMPUTER
UPD75516GF-079 4-BIT SINGLE-CHIP MICROCOMPUTER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UPD753012AGC-P33-8BT-A 制造商:Renesas Electronics Corporation 功能描述:
UPD753016AGC-P29-8BT 制造商:Renesas Electronics Corporation 功能描述:
UPD75304GF-407-3B9 制造商:Renesas Electronics Corporation 功能描述:
UPD75306G182 制造商:Panasonic Industrial Company 功能描述:IC
UPD75308F478 制造商:Panasonic Industrial Company 功能描述:IC