- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378747 > UPD75517GFA (NEC Corp.) 4 BIT SINGLE-CHIP MICROCOMPUTER PDF資料下載
參數(shù)資料
| 型號(hào)： | UPD75517GFA |
| 廠商： | NEC Corp. |
| 英文描述： | 4 BIT SINGLE-CHIP MICROCOMPUTER |
| 中文描述： | 4位單片機(jī) |
| 文件頁數(shù)： | 125/180頁 |
| 文件大?。?/td> | 1596K |
| 代理商： | UPD75517GFA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁當(dāng)前第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
125
μ
PD75517(A)
5. INTERRUPT FUNCTION
The
μ
PD75517(A) has nine interrupt sources and can handle multiple interrupts with a priority.
The
μ
PD75517(A) is also provided with two features for accepting testable interrupts.
Table 5-1 Interrupt Sources
Notes 1.
The priority is used when two or more interrupt requests are issued at a time.
2.
See
(3)
in
Section 5.2
for details on INT2.
The following functions are provided for the interrupt control circuit of the
μ
PD75517(A).
(a) Vectored interrupt function under hardware control which can determine whether to accept an interrupt
by an interrupt enable flag (IE
×××
) and the interrupt master enable flag (IME)
(b) Any interrupt start address can be set.
(c) Multiple interrupt function which can specify the priority by the interrupt priority specification register
(IPS)
(d) Test function of an interrupt request flag (IRQ
×××
)
(The software can confirm that an interrupt occurred.)
(e) Release of the standby mode (Interrupts released by an interrupt enable flag can be selected.)
5.1 CONFIGURATION OF THE INTERRUPT CONTROL CIRCUIT
The interrupt control circuit of the
μ
PD75517(A) is configured as shown in Fig. 5-1. Each hardware item
is mapped in the data memory space.
Vectored interrupt
request signal (vector
table address)
In/out
INTBT
(Reference time interval signal from basic
interval timer)
INT4
(Detection of both rising and falling edges)
INT0
(Rising/falling edge detection specification)
INT1
INTCSI0
(Serial data transfer completion signal)
INTT0
(Match signal between programmable timer/
counter count register and modulo register)
INTTPG
(Match signal from timer/pulse generator)
INT2
(Rising edge detection for an INT2 pin input
signal, or falling edge detection for either of
KR0 to KR7 pin input signals)
Note 2
INTW
(Signal from clock timer)
Interrupt source
In
Out
Out
Out
In
In
In
Out
In
Priority
Note 1
1
2
3
4
5
6
VRQ1 (0002H)
VRQ2 (0004H)
VRQ3 (0006H)
VRQ4 (0008H)
VRQ5 (000AH)
VRQ6 (000CH)
Testable input signal (Sets IRQ2 and IRQW.)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD75518 | 4 BIT SINGLE-CHIP MICROCOMPUTER |
| UPD75518GF | CAT5E PATCH CABLES SNAGLESS, RED 3 FT |
| UPD75518GFA | 4 BIT SINGLE-CHIP MICROCOMPUTER |
| UPD75518A | 4 BIT SINGLE-CHIP MICROCOMPUTER |
| UPD7556 | 4-BIT, SINGLE-CHIP CMOS MICROCOMPUTERS WITH COMPARATOR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD7554AG-597-E2 | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7554AG-597-E2-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7554AG-603-E2 | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7554AG-603-E2-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD7554AG-611-E2 | 制造商:Renesas Electronics Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。