- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19486 > XA2C128-7VQG100I (Xilinx Inc)IC CPLD 128MCELL 80 I/O 100VQFP PDF資料下載
參數(shù)資料
| 型號： | XA2C128-7VQG100I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 14/16頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CPLD 128MCELL 80 I/O 100VQFP |
| 產(chǎn)品培訓模塊： | CoolRunner-II CPLD Starter Kit |
| 標準包裝： | 90 |
| 系列： | CoolRunner II |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 7.0ns |
| 電壓電源 - 內(nèi)部： | 1.7 V ~ 1.9 V |
| 邏輯元件/邏輯塊數(shù)目： | 8 |
| 宏單元數(shù)： | 128 |
| 門數(shù)： | 3000 |
| 輸入/輸出數(shù)： | 80 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-TQFP |
| 供應商設(shè)備封裝： | 100-VQFP（14x14） |
| 包裝： | 托盤 |
XA2C128 CoolRunner-II Automotive CPLD
DS554 (v1.2) June 9, 2009
Product Specification
7
R
Internal Timing Parameters
Symbol
Parameter(1)
-7
-8
Units
Min.
Max.
Min.
Max.
Buffer Delays
TIN
Input buffer delay
-
2.6
-
2.6
ns
TDIN
Direct data register input delay
-
5.3
-
5.3
ns
TGCK
Global Clock buffer delay
-
2.1
-
2.1
ns
TGSR
Global set/reset buffer delay
-
3.5
-
3.5
ns
TGTS
Global 3-state buffer delay
-
3.0
-
3.0
ns
TOUT
Output buffer delay
-
2.6
-
2.6
ns
TEN
Output buffer enable/disable delay
-
4.5
-
4.5
ns
P-term Delays
TCT
Control term delay
-
1.4
-
1.4
ns
TLOGI1
Single P-term delay adder
-
1.1
-
1.1
ns
TLOGI2
Multiple P-term delay adder
-
0.5
-
0.5
ns
Macrocell Delay
TPDI
Input to output valid
-
0.7
-
0.7
ns
TLDI
Setup before clock (transparent latch)
-
2.5
-
2.5
ns
TSUI
Setup before clock
1.4
-
1.4
-
ns
THI
Hold after clock
0.0
-
0.0
-
ns
TECSU
Enable clock setup time
1.6
-
1.6
-
ns
TECHO
Enable clock hold time
0.0
-
0.0
-
ns
TCOI
Clock to output valid
-
0.7
-
0.7
ns
TAOI
Set/reset to output valid
-
1.5
-
1.5
ns
Feedback Delays
TF
Feedback delay
-
3.4
-
3.4
ns
TOEM
Macrocell to global OE delay
-
2.6
-
2.6
ns
I/O Standard Time Adder Delays 1.5V CMOS
THYS15
Hysteresis input adder
-
4.0
-
4.0
ns
TOUT15
Output adder
-
1.0
-
1.0
ns
TSLEW15
Output slew rate adder
-
4.0
-
4.0
ns
I/O Standard Time Adder Delays 1.8V CMOS
THYS18
Hysteresis input adder
-
4.0
-
4.0
ns
TOUT18
Output adder
-
0.0
-
0.0
ns
TSLEW18
Output slew rate adder
-
4.0
-
4.0
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-B53-CY-F4 | CONVERTER MOD DC/DC 24V 50W |
| TAJB154M050RNJ | CAP TANT 0.15UF 50V 20% 1210 |
| EMA44DRMH | CONN EDGECARD 88POS .125 SQ WW |
| VI-B40-CW-B1 | CONVERTER MOD DC/DC 5V 100W |
| XC2C128-7TQG144C | IC CR-II CPLD 128MCELL 144-QFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XA2C128-8CPG132Q | 功能描述:IC CPLD 128MC 100 I/O 132CSBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:CoolRunner II 標準包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內(nèi)可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤 |
| XA2C128-8VQG100Q | 功能描述:IC CPLD 128MCELL 80 I/O 100VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:CoolRunner II 標準包裝:160 系列:ispMACH® 4000V 可編程類型:系統(tǒng)內(nèi)可編程 最大延遲時間 tpd(1):7.5ns 電壓電源 - 內(nèi)部:3 V ~ 3.6 V 邏輯元件/邏輯塊數(shù)目:2 宏單元數(shù):32 門數(shù):- 輸入/輸出數(shù):30 工作溫度:-40°C ~ 130°C 安裝類型:表面貼裝 封裝/外殼:44-TQFP 供應商設(shè)備封裝:44-TQFP（10x10） 包裝:托盤 |
| XA2C256 | 制造商:XILINX 制造商全稱:XILINX 功能描述:CoolRunner-II Automotive CPLD |
| XA2C256-7TQG10I | 制造商:XILINX 制造商全稱:XILINX 功能描述:CoolRunner-II Automotive CPLD |
| XA2C256-7TQG10Q | 制造商:XILINX 制造商全稱:XILINX 功能描述:CoolRunner-II Automotive CPLD |
發(fā)布緊急采購，3分鐘左右您將得到回復。