- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4245 > XC2S600E-6FGG456C (Xilinx Inc)IC SPARTAN-IIE FPGA 600K 456FBGA PDF資料下載
參數(shù)資料
| 型號： | XC2S600E-6FGG456C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 66/108頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC SPARTAN-IIE FPGA 600K 456FBGA |
| 產(chǎn)品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | Spartan®-IIE |
| LAB/CLB數(shù)： | 3456 |
| 邏輯元件/單元數(shù)： | 15552 |
| RAM 位總計(jì)： | 294912 |
| 輸入/輸出數(shù)： | 329 |
| 門數(shù)： | 600000 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 456-BBGA |
| 供應(yīng)商設(shè)備封裝： | 456-FBGA |
| 其它名稱： | 122-1332 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當(dāng)前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
60
DS077-4 (v3.0) August 9, 2013
Product Specification
Spartan-IIE FPGA Family: Pinout Tables
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
I/O (CS),
L5P_YY
1
P112
All
-
I/O (WRITE),
L5N_YY
1
P113
All
-
I/O
1
P114
-
I/O, VREF
Bank 1
1
P115
-
All
I/O
1
P116
-
I/O, L4P_YY
1
P117
All
XC2S100E
I/O, L4N_YY
1
P118
All
-
GND
-
P119
-
VCCINT
-
P120
-
I/O, L3P_YY
1
P121
All
-
I/O, L3N_YY
1
P122
All
-
I/O, VREF
Bank 1
1
P123
-
All
I/O
1
P124
-
I/O (DLL), L2P
1
P125
-
GCK2, I
1
P126
-
GND
-
P127
-
VCCO
-
P128
-
GCK3, I
0
P129
-
VCCINT
-
P130
-
I/O (DLL), L2N
0
P131
-
I/O, VREF
Bank 0
0
P132
-
All
I/O, L1P_YY
0
P133
All
-
I/O, L1N_YY
0
P134
All
-
VCCINT
-
P135
-
GND
-
P136
-
I/O, L0P_YY
0
P137
All
-
I/O, L0N_YY
0
P138
All
XC2S100E
TQ144 Pinouts (XC2S50E and XC2S100E)
(Continued)
Pad Name
Pin
LVDS
Async.
Output
Option
VREF
Option
Function
Bank
I/O
0
P139
-
I/O, VREF
Bank 0
0
P140
-
All
I/O
0
P141
-
I/O
0
P142
-
TCK
-
P143
-
VCCO
-
P144
-
TQ144 Differential Clock Pins
Clock
Bank
P
N
Pin
Name
Pin
Name
GCK0
4
P55
GCK0, I
P56
I/O (DLL),
L17P
GCK1
5
P52
GCK1, I
P50
I/O (DLL),
L17N
GCK2
1
P126
GCK2, I
P125
I/O (DLL),
L2P
GCK3
0
P129
GCK3, I
P131
I/O (DLL),
L2N
TQ144 Pinouts (XC2S50E and XC2S100E)
(Continued)
Pad Name
Pin
LVDS
Async.
Output
Option
VREF
Option
Function
Bank
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 25LC128T-E/ST | IC EEPROM 128KBIT 10MHZ 8TSSOP |
| XCV100E-7BG352I | IC FPGA 1.8V I-TEMP 352-MBGA |
| 25LC128XT-E/ST | IC EEPROM 128KBIT 10MHZ 8TSSOP |
| 3342-4 | JACK SCREW KIT, .35" LENGTH |
| 3342-1 | JACK SCREW KIT, .22" LENGTH |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC2S600E-6FGG456I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA |
| XC2S600E-6FGG676C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA |
| XC2S600E-6FGG676C4022 | 制造商:Xilinx 功能描述: |
| XC2S600E-6FGG676I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA |
| XC2S600E-6FT256C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-IIE FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。