
xvi
Figures
Figure 1-25.
Figure 1-26.
Figure 1-27.
Figure 2-1.
Figure 2-2.
Figure 2-3.
Figure 2-4.
Figure 3-1.
Figure 3-2.
Figure 3-3.
Figure 3-4.
Figure 3-5.
Figure 3-6.
Figure 3-7.
Figure 4-1.
Figure 4-2.
Figure 4-3.
Figure 4-4.
Figure 4-5.
Figure 4-6.
Figure 4-7.
Figure 4-8.
Figure 4-9.
Figure 4-10.
Figure 4-11.
Figure 4-12.
Figure 5-1.
Figure 5-2.
Figure 5-3.
Pipeline Stages for a BTC Hit
Data Forwarding and Bad–Load Scheduling
Register Initialization Performed by sim29
Cache Window
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Overlapping Activation Record Registers
29K Microcontroller Interrupt Control Register
Processing Interrupts with a Signal Dispatcher
The EXTRACT Instruction uses the Funnel Shifter
LOAD and STORE Instruction Format
General Purpose Register Usage
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Global Register gr1 Fields
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Trace–Back Tag Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Walking Back Through Activation Records
Interrupt Procedure Tag Words
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interrupt Handler Execution Stages
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
The Format of Special Registers CPS and OPS
Interrupted Load Multiple Instruction
Am29000 Processor Interrupt Enable Logic
Interrupt Queue Entry Chaining
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
An Interrupt Queuing Approach
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Queued Interrupt Execution Flow
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Saved Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Register and Stack Cache
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Stack Upon Interrupt
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Stack After Fix–up
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Long–Jump to Setjmp
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
A Consistent Register Stack Cache
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Current Procedures Activation Record
Overlapping Activation Records Eventual Spill Out of the
Register Stack Cache
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Context Save PCB Layout
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Register Stack Cut–Across
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Instruction Cache Tag and Status bits
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Am29240 Microcontroller Cache Data Flow
Am29240 Data Cache Tag and Status bits
Am29040 2–bus Microprocessor Cache Data Flow
69
69
74
92
94
141
146
166
170
179
182
187
188
189
196
197
209
213
216
218
220
224
227
231
235
237
241
242
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
247
248
263
272
281
281
284
Figure 5-4.
Figure 5-5.
Figure 5-6.
Figure 5-7.
Figure 5-8.
Figure 5-9.
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .