- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378217 > 82845GE (Intel Corp.) 82845GE Graphics and Memory Controller Hub (GMCH) and 82845PE Memory Controller Hub (MCH) PDF資料下載
參數(shù)資料
| 型號： | 82845GE |
| 廠商： | Intel Corp. |
| 英文描述： | 82845GE Graphics and Memory Controller Hub (GMCH) and 82845PE Memory Controller Hub (MCH) |
| 中文描述： | 82845GE圖形和內(nèi)存控制器中樞（GMCH）和82845PE內(nèi)存控制器中樞（MCH） |
| 文件頁數(shù)： | 58/157頁 |
| 文件大?。?/td> | 1407K |
| 代理商： | 82845GE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁當(dāng)前第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁
Intel
82845MP/82845MZ Chipset-Mobile (MCH-M)
58
Datasheet
250687-002
R
3.7.14.
AGPM- AGP Miscellaneous Configuration
Offset:
Default:
Access:
Size:
51h
00h
Read/Write
8 bits
Bit
Description
7:2
Reserved
1
Aperture Access Global Enable (APEN):
This bit is used to prevent access to the graphics aperture
from any port (CPU, HI_A, or AGP/PCI_B) before the aperture range is established by the
configuration software and the appropriate translation table in the main DRAM has been initialized.
The default value is "0", so this field must be set after system is fully configured in order to enable
aperture accesses.
0
Reserved
3.7.15.
DRB[0:7] – DRAM Row Boundary Registers – Device #0
Offset:
Default:
Access:
Size:
60-6
7
h
00h
Read/Write
8 bits
The DRAM Row Boundary Register defines the upper boundary address of each pair of DRAM rows
with a granularity of 32 MB. Each row has its own single-byte DRB register. For example, a value of 1
in DRB0 indicates that 32 MB of DRAM has been populated in the first row.
Row0:
60h
Row1:
61h
Row2:
62h
Row3:
Row4:
Row5:
Row6:
Row7:
DRB0 = Total memory in row0 (in 32MB increments)
DRB1 = Total memory in row0 + row1 (in 32MB increments)
----
DRB3 = Total memory in row0 + row1 + row2 + row3 (in 32MB increments)
63h
64h
**
65h
**
66h **
67h **
** When in DDR mode DRB[4:7] must be programmed with value contained in DRB3.
Each Row is represented by a byte. Each byte has the following format.
Bit
Description
7:0
DRAM Row Boundary Address:
This 8-bit value defines the upper and lower addresses for each
DRAM row. This 8-bit value is compared against a set of address lines to determine the upper
address limit of a particular row.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 8284A | Clock Generator and Driver for 8066, 8088 Processors |
| 8284A-1 | Clock Generator and Driver for 8066, 8088 Processors |
| 8284 | TWO-OUTPUT LNB SUPPLY AND CONTROL-VOLTAGE REGULATOR |
| 82865G | Intel 865G/865GV Graphics and Memory Controller Hub |
| 82865GV | Intel 865G/865GV Graphics and Memory Controller Hub |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82845GL | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH) |
| 82845GV | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH) |
| 82845GX | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82845G/82845GL/82845GV Graphics and Memory Controller Hub (GMCH) |
| 82845MP | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 845 Family Chipset-Mobile 82845MP/82845MZ Chipset Memory Controller Hub Mobile (MCH-M) |
| 82845MX | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 845 Family Chipset-Mobile 82845MP/82845MZ Chipset Memory Controller Hub Mobile (MCH-M) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。