- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄352476 > A42MX16-1TQ100 (Electronic Theatre Controls, Inc.) XFRMR PWR 10.0VCT 8.0A QC .187 PDF資料下載
參數(shù)資料
| 型號(hào)： | A42MX16-1TQ100 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | XFRMR PWR 10.0VCT 8.0A QC .187 |
| 中文描述： | 40MX和42MX FPGA系列 |
| 文件頁數(shù)： | 38/120頁 |
| 文件大?。?/td> | 854K |
| 代理商： | A42MX16-1TQ100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁
24
4958B–AUTO–11/10
Atmel ATA6285/ATA6286 [Preliminary]
3.6.5.4
The EEPROM Control Register – EECR
Bits 7..6 - Res: Reserved Bits
These bits are reserved bits in the ATA6289 and will always read as zero.
Bits 5, 4 - EEPM1 and EEPM0: EEPROM Programming Mode Bits
The EEPROM Programming mode bits setting defines which programming action will be trig-
gered when writing EEWE. It is possible to program data in one atomic operation (erase the old
value and program the new value) or to split the Erase and Write operations in two different
operations. The Programming times for the different modes are shown in Table 3-1. While
EEWE is set, any write command to EEPMn will be ignored. During reset, the EEPMn bits will be
reset to 0b00 unless the EEPROM is busy programming.
Bit 3 - EERIE: EEPROM Ready Interrupt Enable
Writing EERIE to one enables the EEPROM Ready Interrupt if the I-bit in SREG is set. Writing
EERIE to zero disables the interrupt. The EEPROM Ready interrupt generates a constant inter-
rupt when EEWE is cleared.
Bit 2 - EEMWE: EEPROM Master Write Enable
The EEMWE bit determines whether setting EEWE to one cause the EEPROM to be written.
When EEMWE is set, setting EEWE within four clock cycles will write data to the EEPROM at
the selected address If EEMWE is zero, setting EEWE will have no effect. When EEMWE has
been written to one by software, hardware clears the bit to zero after four clock cycles. See the
description of the EEWE bit for an EEPROM write procedure.
Bit
76
54
3
2
1
0
-
EEPM1
EEPM0
EERIE
EEMWE
EEWE
EERE
EECR
Read/Write
R
R/W
Initial Value
00
X
0
X
0
Table 3-1.
EEPROM Mode Bits
EEPM1
EEPM0
Programming Time
Operation
0
3.4ms
Erase and Write in one operation (Atomic Operation)
0
1
1.8ms
Erase Only
1
0
1.8ms
Write Only
1
-
Reserved for future use
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A42MX24-1TQ100 | 40MX and 42MX FPGA Families |
| A42MX02-1TQ100A | 40MX and 42MX FPGA Families |
| A42MX04-1TQ100A | 40MX and 42MX FPGA Families |
| A42MX09-1TQ100A | Power Transformer; Series:VPS; Power Rating:43VA; Mounting Type:Chassis; Current Rating:3.4 Series/6.8 Prllel A; External Depth:2.000"; External Height:2.688"; External Width:3.125"; Leaded Process Compatible:No |
| A42MX16-1TQ100A | 40MX and 42MX FPGA Families |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A42MX16-1TQ100A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-1TQ100B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-1TQ100ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-1TQ100I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-1TQ100M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。