- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄352476 > A42MX16-1TQ100 (Electronic Theatre Controls, Inc.) XFRMR PWR 10.0VCT 8.0A QC .187 PDF資料下載
參數(shù)資料
| 型號： | A42MX16-1TQ100 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | XFRMR PWR 10.0VCT 8.0A QC .187 |
| 中文描述： | 40MX和42MX FPGA系列 |
| 文件頁數(shù)： | 72/120頁 |
| 文件大?。?/td> | 854K |
| 代理商： | A42MX16-1TQ100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁當(dāng)前第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁
55
4958B–AUTO–11/10
Atmel ATA6285/ATA6286 [Preliminary]
3.12.2
Ports as General Digital I/O
The ports are bi-directional I/O ports with optional internal pull-ups. Figure 3-22 shows a func-
tional description of one I/O-port pin, here generically called Pxn.
Figure 3-22. General Digital I/O(1)
WRx, WPx, WDx, RRx, RPx, and RDx are common to all pins within the same port. CLK
I/O,
SLEEP, and PUD are common to all ports.
3.12.2.1
Configuring the Pin
Each port pin consists of three register bits: DDxn, PORTxn, and PINxn. As shown in Section
3.12.4 “Register Description for I/O Ports” on page 67, the DDxn bits are accessed at the DDRx
I/O address, the PORTxn bits at the PORTx I/O address, and the PINxn bits at the PINx I/O
address.
The DDxn bit in the DDRx Register selects the direction of this pin. If DDxn is written logic one,
Pxn is configured as an output pin. If DDxn is written logic zero, Pxn is configured as an input
pin.
D
0
1
Q
WRx
RRx
WPx
Pnx
CLR
RESET
Synchronizer
D
ATA
B
U
S
PORTxn
Q
L
D
Q
D
Q
PINxn
RESET
RPx
PULLUP DISABLE
WDx:
WRITE DDRx
PUD:
I/O CLOCK
WRx:
WRITE PORTx
WPx:
WRITE PINx
RPx:
READ PINx
RRx:
READ PORTx
SLEEP CONTROL
RDx:
READ DDRx
SLEEP:
RDx
CLK
I/O
CLK:
I/O
SLEEP
PUD
WDx
D
Q
CLR
DDxn
Q
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A42MX24-1TQ100 | 40MX and 42MX FPGA Families |
| A42MX02-1TQ100A | 40MX and 42MX FPGA Families |
| A42MX04-1TQ100A | 40MX and 42MX FPGA Families |
| A42MX09-1TQ100A | Power Transformer; Series:VPS; Power Rating:43VA; Mounting Type:Chassis; Current Rating:3.4 Series/6.8 Prllel A; External Depth:2.000"; External Height:2.688"; External Width:3.125"; Leaded Process Compatible:No |
| A42MX16-1TQ100A | 40MX and 42MX FPGA Families |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A42MX16-1TQ100A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-1TQ100B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-1TQ100ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-1TQ100I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-1TQ100M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。