- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10677 > AD1871YRSZ (Analog Devices Inc)IC ADC STEREO AUDIO 24BIT 28SSOP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD1871YRSZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 14/28頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC STEREO AUDIO 24BIT 28SSOP |
| 產(chǎn)品培訓(xùn)模塊： | Interfacing AV Converters to Blackfin Processors |
| 標(biāo)準(zhǔn)包裝： | 47 |
| 位數(shù)： | 24 |
| 采樣率（每秒）： | 96k |
| 數(shù)據(jù)接口： | 串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-SSOP（0.209"，5.30mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 28-SSOP |
| 包裝： | 管件 |
| 輸入數(shù)目和類型： | 4 個(gè)單端，單極 |
| 產(chǎn)品目錄頁面： | 777 (CN2011-ZH PDF) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當(dāng)前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
REV. 0
AD1871
–21–
Table III. Control/Status Word Format
15-12
11
10
9
6
5
4
3210
Address
R/
W
Reserved
Control/Status Data Bits (9–0)
CCLK
CLATCH
CIN
COUT
D15
D14
D12
D11
D10
D09
D08
D07
D06
D05
D04
D03
D02
D01
D00
D13
Figure 20. Writing to Register Using Control Port
D08
D07
D06
D05
D04
D03
D02
D01
D00
D09
CCLK
CLATCH
CIN
COUT
D15
D14
D12
D11
D10
D09
D08
D07
D06
D05
D04
D03
D02
D01
D00
D13
Figure 21. Reading from Register Using Control Port
Table IV. Control Register I (Address 0000b, Write Only)
15–12
11
10
9
8
7
6
5
4
3
2
1
0
0000
0
PRE
HPE
PD
AMC
AGL2
AGL1
AGL0
AGR2
AGR1
AGR0
9
PRE
Peak Reading Enable (0 = Disabled (Default); 1 = Enabled)
8
HPE
High-Pass Filter Enable (0 = Disabled (Default); 1 = Enabled)
7PD
Power-Down Control (1 = Power-Down; 0 = Normal Operation (Default))
6
AMC
ADC Modulator Clock (1 = 64
fS; 0 = 128 fS (Default))
5–3
AGL2–AGL0
Input Gain (Left Channel, see Table V)
2–0
AGR2–AGL0
Input Gain (Right Channel, see Table V)
Control Register I
Control Register I contains bit settings for control of analog
front end gain, modulator clock selection, power-down control,
high-pass filtering, and peak hold.
Analog Gain Control
The AD1871 features an optional analog front end with select-
able gain. Gain is selected using three control bits for each channel,
giving five separate and independent gain settings on each channel.
Bits 2 through 0 (AGR2–AGR0) set the analog gain for the right
channel, while Bits 5 through 3 (AGL2–AGL0) set the analog
gain for the left channel. Table V shows the analog gain corre-
sponding to the bit settings in AGx2–ADx0.
Table V. Analog Gain Settings
AGx2
AGx1
AGx0
Gain (dB)
00
0
0 (Default)
00
1
3
01
0
6
01
1
9
10
0
12
10
1
0
11
0
11
1
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 1676859-4 | CAP CER 0.82PF 200V 5% NP0 0805 |
| 1676859-3 | CAP CER 0.68PF 200V 5% NP0 0805 |
| 1676859-2 | CAP CER 0.56PF 200V 5% NP0 0805 |
| 1676859-1 | CAP CER 0.47PF 200V 5% NP0 0805 |
| 1676858-4 | CAP CER 0.82PF 100V 5% NP0 0805 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD1871YRSZ | 制造商:Analog Devices 功能描述:IC, ADC, 24BIT, 96KHZ, SSOP-28 |
| AD1871YRSZ-REEL | 功能描述:IC ADC STEREO 24BIT 96KHZ 28SSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 位數(shù):16 采樣率（每秒）:45k 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:315mW 電壓電源:模擬和數(shù)字 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:28-SOIC W 包裝:帶卷 (TR) 輸入數(shù)目和類型:2 個(gè)單端，單極 |
| AD1876 | 制造商:AD 制造商全稱:Analog Devices 功能描述:16-Bit 100 kSPS Sampling ADC |
| AD1876JN | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD1877 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Single-Supply 16-Bit Stereo ADC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。