- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10677 > AD1871YRSZ (Analog Devices Inc)IC ADC STEREO AUDIO 24BIT 28SSOP PDF資料下載
參數(shù)資料
| 型號： | AD1871YRSZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 27/28頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC STEREO AUDIO 24BIT 28SSOP |
| 產(chǎn)品培訓模塊： | Interfacing AV Converters to Blackfin Processors |
| 標準包裝： | 47 |
| 位數(shù)： | 24 |
| 采樣率（每秒）： | 96k |
| 數(shù)據(jù)接口： | 串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-SSOP（0.209"，5.30mm 寬） |
| 供應商設備封裝： | 28-SSOP |
| 包裝： | 管件 |
| 輸入數(shù)目和類型： | 4 個單端，單極 |
| 產(chǎn)品目錄頁面： | 777 (CN2011-ZH PDF) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當前第27頁第28頁
AD1871
–8–
REV. 0
CONTROL INTERFACE (SPI) TIMING
Mnemonic
Description
Min
Typ
Max
Unit
Comment
tCCH
CCLK High Width
40
ns
tCCL
CCLK Low Width
40
ns
tCCP
CCLK Period
80
ns
tCDS
CDATA Setup Time
10
ns
To CCLK Rising
tCDH
CDATA Hold Time
10
ns
From CCLK Rising
tCLS
CLATCH Setup Time
10
ns
To CCLK Rising
tCLH
CLATCH Hold Time
10
ns
From CCLK Rising
tCOE
COUT Enable
15
ns
From CLATCH Falling
tCOD
COUT Delay
20
ns
From CCLK Falling
tCOTS
COUT Three-State
25
ns
From CLATCH Rising
tCCH
tCCL
CCLK
CLATCH
CIN
COUT
D15
D14
D12
D11
D10
D07
D06
D04
D03
D02
D01
D00
D13
D09
D08
D07
D06
D05
D04
D03
D02
D01
D00
D09
D05
tCHD
tCSU
tCCL
tCLH
Figure 7. Control Interface Timing
DIGITAL I/O
Parameter
Min
Typ
Max
Unit
Input Voltage High (VIH)
2.4
V
Input Voltage Low (VIL)
0.8
V
Input Leakage (IIH @ VIH = 5 V)
10
mA
Input Leakage (IIL @ VIL = 0 V)
10
mA
Output Voltage High (VOH @ IOH = –2 mA)
ODVDD – 0.4 V
V
Output Voltage Low (VOL @ IOL = +2 mA)
0.4
V
Input Capacitance
15
pF
POWER
Parameter
Min
Typ
Max
Unit
Supplies
Voltage, AVDD, and DVDD
4.5
5
5.5
V
Voltage, ODVDD
2.7
5.5
V
Analog Current
40
45
mA
Analog Current—Power-Down (MCLK Running)
4.0
6.0
mA
Digital Current, DVDD
18
22
mA
Digital Current, ODVDD
0.5
1.0
mA
Digital Current—Power-Down (MCLK Running) DVDD
*
0.8
2.0
mA
Digital Current—Power-Down (MCLK Running) ODVDD
*
1.0
15.0
mA
Power Supply Rejection
1 kHz 300 mV p-p Signal at Analog Supply Pins
–86
dB
20 kHz 300 mV p-p Signal at Analog Supply Pins
–77
dB
*RESET held low.
TEMPERATURE RANGE
Parameter
Min
Typ
Max
Unit
Specifications Guaranteed
25
∞C
Functionality Guaranteed
–40
+105
∞C
Storage
–65
+150
∞C
Specifications subject to change without notice.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 1676859-4 | CAP CER 0.82PF 200V 5% NP0 0805 |
| 1676859-3 | CAP CER 0.68PF 200V 5% NP0 0805 |
| 1676859-2 | CAP CER 0.56PF 200V 5% NP0 0805 |
| 1676859-1 | CAP CER 0.47PF 200V 5% NP0 0805 |
| 1676858-4 | CAP CER 0.82PF 100V 5% NP0 0805 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD1871YRSZ | 制造商:Analog Devices 功能描述:IC, ADC, 24BIT, 96KHZ, SSOP-28 |
| AD1871YRSZ-REEL | 功能描述:IC ADC STEREO 24BIT 96KHZ 28SSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標準包裝:1,000 系列:- 位數(shù):16 采樣率（每秒）:45k 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:315mW 電壓電源:模擬和數(shù)字 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:28-SOIC W 包裝:帶卷 (TR) 輸入數(shù)目和類型:2 個單端，單極 |
| AD1876 | 制造商:AD 制造商全稱:Analog Devices 功能描述:16-Bit 100 kSPS Sampling ADC |
| AD1876JN | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD1877 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Single-Supply 16-Bit Stereo ADC |
發(fā)布緊急采購，3分鐘左右您將得到回復。