- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10064 > AD9613BCPZRL7-170 (Analog Devices Inc)IC ADC 12BIT SRL 170MSPS 64LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9613BCPZRL7-170 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 28/36頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 12BIT SRL 170MSPS 64LFCSP |
| 標準包裝： | 750 |
| 位數(shù)： | 12 |
| 采樣率（每秒）： | 170M |
| 數(shù)據(jù)接口： | 串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 功率耗散（最大）： | 738mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 帶卷 (TR) |
| 輸入數(shù)目和類型： | 2 個差分，雙極 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁
AD9613
Data Sheet
Rev. C | Page 34 of 36
Addr
(Hex)
Register
Name
Bit 7
(MSB)
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
(LSB)
Default
Value
(Hex)
Default
Notes/
Comments
0x1E
User Test
Pattern 3 MSB
(global)
User Test Pattern 3[15:8]
0x00
0x1F
User Test
Pattern 4 LSB
(global)
User Test Pattern 4[7:0]
0x00
0x3A
Sync control
(global)
Open
Clock
divider
next sync
only
Clock
divider
sync
enable
Master sync
buffer enable
0x00
1
The channel index register at Address 0x05 should be set to 0x03 (default) when writing to Address 0x00.
MEMORY MAP REGISTER DESCRIPTION
For more information on functions controlled in Register 0x00
to Register 0x20, see the AN-877 Application Note, Interfacing
to High Speed ADCs via SPI.
Sync Control (Register 0x3A)
Bits[7:3]—Reserved
Bit 2—Clock Divider Next Sync Only
If the master sync buffer enable bit (Address 0x3A, Bit 0) and
the clock divider sync enable bit (Address 0x3A, Bit 1) are high,
Bit 2 allows the clock divider to sync to the first sync pulse that
it receives and to ignore the rest. The clock divider sync enable
bit (Address 0x3A, Bit 1) resets after it syncs.
Bit 1—Clock Divider Sync Enable
Bit 1 gates the sync pulse to the clock divider. The sync signal is
enabled when Bit 1 is high and Bit 0 is high. This is continuous
sync mode.
Bit 0—Master Sync Buffer Enable
Bit 0 must be set high to enable any of the sync functions. If
the sync capability is not used, this bit should remain low to
conserve power.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT72225LB25PFI | IC FIFO 1024X18 SYNC 25NS 64TQFP |
| LT1138ACSW#TR | IC TXRX 5V RS232 LP CAPS 28SOIC |
| IDT72V241L20J | IC FIFO SYNC 4KX9 20NS 32PLCC |
| LT1130ACSW#TRPBF | IC 5DRV/5RCV RS232 5V 28-SOIC |
| IDT72V231L15J | IC FIFO SYNC 2048X9 15NS 32-PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9613BCPZRL7-210 | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 12 Bit 210Msps Dual ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結(jié)構(gòu): 轉(zhuǎn)換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風(fēng)格: 封裝 / 箱體: |
| AD9613BCPZRL7-250 | 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 12 Bit 250Msps Dual ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結(jié)構(gòu): 轉(zhuǎn)換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風(fēng)格: 封裝 / 箱體: |
| AD9615BH | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD9615TH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Current-Feedback Operational Amplifier |
| AD9617 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Distortion, Precision, Wide Bandwidth Op Amp |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。