- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19387 > ADSP-BF537BBCZ-5AV (Analog Devices Inc)IC DSP CTLR 16BIT 182CSPBGA PDF資料下載
參數(shù)資料
| 型號： | ADSP-BF537BBCZ-5AV |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 66/68頁 |
| 文件大小： | 0K |
| 描述： | IC DSP CTLR 16BIT 182CSPBGA |
| 產(chǎn)品培訓模塊： | Blackfin® Processor Core Architecture Overview Blackfin® Device Drivers Blackfin® Optimizations for Performance and Power Consumption Blackfin® System Services |
| 標準包裝： | 1 |
| 系列： | Blackfin® |
| 類型： | 定點 |
| 接口： | CAN，SPI，SSP，TWI，UART |
| 時鐘速率： | 533MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 132kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.25V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 182-LFBGA，CSPBGA |
| 供應商設(shè)備封裝： | 182-CSPBGA（12x12） |
| 包裝： | 托盤 |
| 配用： | ADZS-BF537-ASKIT-ND - BOARD EVAL SKIT ADSP-BF537 ADZS-BFAUDIO-EZEXT-ND - BOARD EVAL AUDIO BLACKFIN ADZS-BF537-EZLITE-ND - BOARD EVAL ADSP-BF537 ADZS-BFAV-EZEXT-ND - BOARD DAUGHT ADSP-BF533,37,61KIT ADZS-BF537-STAMP-ND - SYSTEM DEV FOR ADSP-BF537 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當前第66頁第67頁第68頁
Rev. J
|
Page 7 of 68
|
February 2014
Core Event Controller (CEC)
The CEC supports nine general-purpose interrupts (IVG15–7),
in addition to the dedicated interrupt and exception events. Of
these general-purpose interrupts, the two lowest priority
interrupts (IVG15–14) are recommended to be reserved for
software interrupt handlers, leaving seven prioritized interrupt
inputs to support the peripherals of the Blackfin processor.
Table 2 describes the inputs to the CEC, identifies their names
in the event vector table (EVT), and lists their priorities.
System Interrupt Controller (SIC)
The system interrupt controller provides the mapping and rout-
ing of events from the many peripheral interrupt sources to the
prioritized general-purpose interrupt inputs of the CEC.
Although the processor provides a default mapping, the user
can alter the mappings and priorities of interrupt events by writ-
ing the appropriate values into the interrupt assignment
registers (IAR). Table 3 describes the inputs into the SIC and the
default mappings into the CEC.
Table 2. Core Event Controller (CEC)
Priority
(0 Is Highest)
Event Class
EVT Entry
0Emulation/Test Control
EMU
1Reset
RST
2
Nonmaskable Interrupt
NMI
3Exception
EVX
4Reserved
—
5
Hardware Error
IVHW
6
Core Timer
IVTMR
7
General-Purpose Interrupt 7
IVG7
8
General-Purpose Interrupt 8
IVG8
9
General-Purpose Interrupt 9
IVG9
10
General-Purpose Interrupt 10
IVG10
11
General-Purpose Interrupt 11
IVG11
12
General-Purpose Interrupt 12
IVG12
13
General-Purpose Interrupt 13
IVG13
14
General-Purpose Interrupt 14
IVG14
15
General-Purpose Interrupt 15
IVG15
Table 3. System Interrupt Controller (SIC)
Peripheral Interrupt Event
Default
Mapping
Peripheral
Interrupt ID
PLL Wakeup
IVG7
0
DMA Error (Generic)
IVG7
1
DMAR0 Block Interrupt
IVG7
1
DMAR1 Block Interrupt
IVG7
1
DMAR0 Overflow Error
IVG7
1
DMAR1 Overflow Error
IVG7
1
CAN Error
IVG7
2
Ethernet Error (ADSP-BF536 and
ADSP-BF537 only)
IVG7
2
SPORT 0 Error
IVG7
2
SPORT 1 Error
IVG7
2
PPI Error
IVG7
2
SPI Error
IVG7
2
UART0 Error
IVG7
2
UART1 Error
IVG7
2
Real-Time Clock
IVG8
3
DMA Channel 0 (PPI)
IVG8
4
DMA Channel 3 (SPORT 0 Rx)
IVG9
5
DMA Channel 4 (SPORT 0 Tx)
IVG9
6
DMA Channel 5 (SPORT 1 Rx)
IVG9
7
DMA Channel 6 (SPORT 1 Tx)
IVG9
8
TWI
IVG10
9
DMA Channel 7 (SPI)
IVG10
10
DMA Channel 8 (UART0 Rx)
IVG10
11
DMA Channel 9 (UART0 Tx)
IVG10
12
DMA Channel 10 (UART1 Rx)
IVG10
13
DMA Channel 11 (UART1 Tx)
IVG10
14
CAN Rx
IVG11
15
CAN Tx
IVG11
16
DMA Channel 1 (Ethernet Rx,
ADSP-BF536 and ADSP-BF537 only)
IVG11
17
Port H Interrupt A
IVG11
17
DMA Channel 2 (Ethernet Tx,
ADSP-BF536 and ADSP-BF537 only)
IVG11
18
Port H Interrupt B
IVG11
18
Timer 0
IVG12
19
Timer 1
IVG12
20
Timer 2
IVG12
21
Timer 3
IVG12
22
Timer 4
IVG12
23
Timer 5
IVG12
24
Timer 6
IVG12
25
Timer 7
IVG12
26
Port F, G Interrupt A
IVG12
27
Port G Interrupt B
IVG12
28
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TPSD157M006Y0125 | CAP TANT 150UF 6.3V 20% 2917 |
| RW2-243.3D/H3/B | CONV DC/DC 2W 18-36VIN +/-3.3V |
| AMC26DREN | CONN EDGECARD 52POS .100 EYELET |
| ACC40DREN | CONN EDGECARD 80POS .100 EYELET |
| RCC05DRYH | CONN EDGECARD 10POS DIP .100 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-BF537BBCZ-5AV | 制造商:Analog Devices 功能描述:Digital Signal Processor IC |
| ADSP-BF537BBCZ5AVX | 制造商:Analog Devices 功能描述:- Trays |
| ADSP-BF537BBCZ-5AVX | 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述: |
| ADSP-BF537BBCZ-5AX | 制造商:Analog Devices 功能描述:182-MBGA PB-FREE - Trays |
| ADSP-BF537BBCZ-5B | 功能描述:IC DSP CTLR 16BIT 208CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:Blackfin® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復。