- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10600 > ADV7180WBCPZ-REEL (Analog Devices Inc)IC VIDEO DECODER SDTV 40LFCSP PDF資料下載
參數(shù)資料
| 型號： | ADV7180WBCPZ-REEL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 80/116頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC VIDEO DECODER SDTV 40LFCSP |
| 標準包裝： | 2,500 |
| 類型： | 視頻解碼器 |
| 應用： | 數(shù)碼相機，手機，便攜式視頻 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 40-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 40-LFCSP-VQ（6x6） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
ADV7180
Data Sheet
Rev. I | Page 66 of 116
VITC
VITC has a sequence of 10 syncs between each data byte. The
VDP strips these syncs from the data stream to output only the
data bytes. The VITC results are available in Register VDP_VITC_
DATA_0 to Register VDP_VITC_DATA_8 (Register 0x92 to
Register 0x9A, user sub map).
The VITC has a CRC byte at the end; the syncs in between each
data byte are also used in this CRC calculation. Because the syncs
in between each data byte are not output, the CRC is calculated
internally. The calculated CRC is available for the user in the
VDP_VITC_CALC_CRC register (Resister 0x9B, user sub
map). When the VDP completes decoding the VITC line, the
VITC_DATA_x and VITC_CRC registers are updated and the
VITC_AVL bit is set.
VITC_CLEAR, VITC Clear, Address 0x78[6],
User Sub Map, Write Only, Self-Clearing
Setting VITC_CLEAR to 1 reinitializes the VITC readback
registers.
VITC_AVL, VITC Available, Address 0x78[6],
User Sub Map, Read Only
When VITC_AVL is 0, VITC data is not detected.
When VITC_AVL is 1, VITC data is detected.
VITC Readback Registers
BIT 0, BIT 1
BIT 88, BIT 89
TO
VITC WAVEFORM
05700-
042
Figure 51. VITC Waveform and Decoded Data Correlation
Table 83. VITC Readback Registers1
Signal Name
Register Location
Address (User Sub Map)
VITC_DATA_0[7:0]
VDP_VITC_DATA_0[7:0] (VITC Bits[9:2])
146
0x92
VITC_DATA_1[7:0]
VDP_VITC_DATA_1[7:0] (VITC Bits[19:12])
147
0x93
VITC_DATA_2[7:0]
VDP_VITC_DATA_2[7:0] (VITC Bits[29:22])
148
0x94
VITC_DATA_3[7:0]
VDP_VITC_DATA_3[7:0] (VITC Bits[39:32])
149
0x95
VITC_DATA_4[7:0]
VDP_VITC_DATA_4[7:0] (VITC Bits[49:42])
150
0x96
VITC_DATA_5[7:0]
VDP_VITC_DATA_5[7:0] (VITC Bits[59:52])
151
0x97
VITC_DATA_6[7:0]
VDP_VITC_DATA_6[7:0] (VITC Bits[69:62])
152
0x98
VITC_DATA_7[7:0]
VDP_VITC_DATA_7[7:0] (VITC Bits[79:72])
153
0x99
VITC_DATA_8[7:0]
VDP_VITC_DATA_8[7:0] (VITC Bits[89:82])
154
0x9A
VITC_CRC[7:0]
VDP_VITC_CALC_CRC[7:0]
155
0x9B
1
These registers are readback registers; default value does not apply.
相關PDF資料 |
PDF描述 |
|---|---|
| VI-2WF-IW-F1 | CONVERTER MOD DC/DC 72V 100W |
| VE-B7R-MX-F4 | CONVERTER MOD DC/DC 7.5V 75W |
| ADV7180KST48Z | IC VID DECOD SDTV 10BIT 48LQFP |
| VI-2WD-IW-F4 | CONVERTER MOD DC/DC 85V 100W |
| VE-B7R-MX-F2 | CONVERTER MOD DC/DC 7.5V 75W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ADV7180WBST48Z | 制造商:Analog Devices 功能描述: |
| ADV7180WBST48Z-RL | 功能描述:視頻 IC 10-bit 4x Oversampling SDTV Decoder RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| ADV7180WBSTZ | 功能描述:視頻 IC 10-bit 4x Oversampling SDTV Decoder RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| ADV7180WBSTZ-REEL | 功能描述:視頻 IC 10-bit 4x Oversampling SDTV Decoder RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| ADV7181 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Multiformat SDTV Video Decoder |
發(fā)布緊急采購，3分鐘左右您將得到回復。