- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366557 > AMD-756 (ADVANCED MICRO DEVICES INC) Peripheral Bus Controller(外圍總線控制器) PDF資料下載
參數(shù)資料
| 型號： | AMD-756 |
| 廠商： | ADVANCED MICRO DEVICES INC |
| 元件分類： | 總線控制器 |
| 英文描述： | Peripheral Bus Controller(外圍總線控制器) |
| 中文描述： | UNIVERSAL SERIAL BUS CONTROLLER, PBGA272 |
| 封裝： | PLASTIC, BGA-272 |
| 文件頁數(shù)： | 172/368頁 |
| 文件大?。?/td> | 5363K |
| 代理商： | AMD-756 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁當(dāng)前第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁
152
Functional Operations
Chapter 5
AMD-756
Peripheral Bus Controller Data Sheet
22548B/0
—
August 1999
Preliminary Information
In both edge and level triggered modes, the IR inputs must
remain high until after the falling edge of the first INTACK
cycles. If the IR input goes low before this time, a default IR7
vector will be returned. This can be used as a safeguard for
detecting interrupts caused by spurious noise glitches on the
IR pins. To implement this feature the IR7 routine is used for
clean up simply execute a return instruction, thus ignoring the
interrupt. If IR7 is used for a device a default IR7 can still be
detected by reading the ISR. If high it was a real interrupt. If
low it was noise.
Special Full-Nested
Mode
This mode is used in the case of a large system where cascading
is used and the priority has to be preserved in each target. In
this case the master is programmed to the fully nested mode
(ICW4). This mode is similar to the normal nested mode with
the following exceptions:
1. When an Interrupt request from a certain target is in
service, this target is not locked out from the master
’
s
priority logic, and further interrupt request from higher
priority IR
’
s within the target will be recognized by the
master and initiate interrupts to the processor. (In normal
nested mode, a target is masked out when its request is in
service and no higher request from the target can be
serviced.)
2. When exiting the interrupt service routine, the software
must check whether the interrupt serviced was the only one
from that target by sending a non-specific EOI command to
the target and then reading its in-service register and
checking for zero. If it is empty, a non-specific EOI can be
sent to the master also. If not, no EOI should be sent.
Buffered Mode
This mode of the original 82C59A is not supported.
Cascade Mode
The original 82C59A could be interconnected to support up to
8 targets for a total of 64 priority levels. The PIC only supports
up to 16 priority levels.
The Master PIC controls the target through the 3 internal
cascade signals. Since these signals are not available on
external pins no further cascading is possible. Each PIC in the
system must follow a separate initialization sequence and can
be programmed to work in a different mode. An EOI command
must be issued twice: once for the master and once for the
target.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AMD ATHLON | 32-Bit Microprocessor with 3D Multimedia Performance and Digital Video(32位微處理器帶3D多媒體性能和數(shù)字視頻) |
| AMD-K5 | 32-Bit Superior Price/Performance Value Microprocessor(32位高性/價比微處理器) |
| AMD-K6-2 | 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器) |
| AMD-K6-III | 32-Bit Microprocessor Advanced RISC86 Superscalar Microarchitecture and 3D Technology(32位微處理器帶3D技術(shù)和高級的RISC86超標(biāo)量微體系結(jié)構(gòu)) |
| AMD-K6 | Circular Connector; No. of Contacts:5; Series:MS27497; Body Material:Aluminum; Connecting Termination:Crimp; Connector Shell Size:14; Circular Contact Gender:Pin; Circular Shell Style:Wall Mount Receptacle; Insert Arrangement:14-5 RoHS Compliant: No |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AMD-756AC\T | 制造商:Advanced Micro Devices 功能描述: |
| AMD-760 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 - AMD-760 MPX Chipset Overview |
| AMD-760MP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 MP - AMD-760 MP Chipset Overview |
| AMD-760MPX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 MPX - The AMD-760 MPX Platform for the AMD Athlon MP Processor |
| AMD-761 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-761 - AMD-761 System Controller Software/BIOS Design Guide |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。