- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄3772 > ATTINY2313V-10SUR (Atmel)IC MCU AVR 2K FLASH 20SOIC PDF資料下載
參數(shù)資料
| 型號： | ATTINY2313V-10SUR |
| 廠商： | Atmel |
| 文件頁數(shù)： | 60/225頁 |
| 文件大小： | 0K |
| 描述： | IC MCU AVR 2K FLASH 20SOIC |
| 產(chǎn)品培訓模塊： | tinyAVR Introduction |
| 標準包裝： | 1,000 |
| 系列： | AVR® ATtiny |
| 核心處理器： | AVR |
| 芯體尺寸： | 8-位 |
| 速度： | 10MHz |
| 連通性： | SPI，UART/USART |
| 外圍設備： | 欠壓檢測/復位，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 18 |
| 程序存儲器容量： | 2KB（1K x 16） |
| 程序存儲器類型： | 閃存 |
| EEPROM 大小： | 128 x 8 |
| RAM 容量： | 128 x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.8 V ~ 5.5 V |
| 振蕩器型： | 內部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 20-SOIC（0.295"，7.50mm 寬） |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | ATTINY2313V-10SUR-ND ATTINY2313V-10SURTR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁當前第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
PIC16F72X/PIC16LF72X
DS41341E-page 152
2009 Microchip Technology Inc.
16.1.2.8
Asynchronous Reception Set-up:
1.
Initialize the SPBRG register and the BRGH bit
to achieve the desired baud rate (refer to
(BRG)”).
2.
Enable the serial port by setting the SPEN bit.
The SYNC bit must be clear for asynchronous
operation.
3.
If interrupts are desired, set the RCIE bit of the
PIE1 register and the GIE and PEIE bits of the
INTCON register.
4.
If 9-bit reception is desired, set the RX9 bit.
5.
Enable reception by setting the CREN bit.
6.
The RCIF interrupt flag bit of the PIR1 register
will be set when a character is transferred from
the RSR to the receive buffer. An interrupt will be
generated if the RCIE bit of the PIE1 register
was also set.
7.
Read the RCSTA register to get the error flags
and, if 9-bit data reception is enabled, the ninth
data bit.
8.
Get the received 8 Least Significant data bits
from the receive buffer by reading the RCREG
register.
9.
If an overrun occurred, clear the OERR flag by
clearing the CREN receiver enable bit.
16.1.2.9
9-bit Address Detection Mode Set-up
This mode would typically be used in RS-485 systems.
To set up an Asynchronous Reception with Address
Detect Enable:
1.
Initialize the SPBRG register and the BRGH bit
to achieve the desired baud rate (refer to
(BRG)”).
2.
Enable the serial port by setting the SPEN bit.
The SYNC bit must be clear for asynchronous
operation.
3.
If interrupts are desired, set the RCIE bit of the
PIE1 register and the GIE and PEIE bits of the
INTCON register.
4.
Enable 9-bit reception by setting the RX9 bit.
5.
Enable address detection by setting the ADDEN
bit.
6.
Enable reception by setting the CREN bit.
7.
The RCIF interrupt flag bit of the PIR1 register
will be set when a character with the ninth bit set
is transferred from the RSR to the receive buffer.
An interrupt will be generated if the RCIE inter-
rupt enable bit of the PIE1 register was also set.
8.
Read the RCSTA register to get the error flags.
The ninth data bit will always be set.
9.
Get the received 8 Least Significant data bits
from the receive buffer by reading the RCREG
register. Software determines if this is the
device’s address.
10. If an overrun occurred, clear the OERR flag by
clearing the CREN receiver enable bit.
11. If the device has been addressed, clear the
ADDEN bit to allow all received data into the
receive buffer and generate interrupts.
FIGURE 16-5:
ASYNCHRONOUS RECEPTION
Start
bit
bit 7/8
bit 1
bit 0
bit 7/8
bit 0
Stop
bit
Start
bit
Start
bit
bit 7/8
Stop
bit
RX/DT pin
Reg
Rcv Buffer Reg
Rcv Shift
Read Rcv
Buffer Reg
RCREG
RCIF
(Interrupt Flag)
OERR bit
CREN
Word 1
RCREG
Word 2
RCREG
Stop
bit
Note:
This timing diagram shows three words appearing on the RX input. The RCREG (receive buffer) is read after the third word,
causing the OERR (overrun) bit to be set.
相關PDF資料 |
PDF描述 |
|---|---|
| CAT9554YI-GT2 | IC I/O EXPANDER I2C 8B 16TSSOP |
| CAT9554AYI-GT2 | IC I/O EXPANDER I2C 8B 16TSSOP |
| ATTINY44-20SSUR | MCU AVR 4KB FLASH 20MHZ 14SOIC |
| ATTINY24-20SSUR | MCU AVR 2KB FLASH 20MHZ 14SOIC |
| PCA8575PW,112 | IC I/O EXPANDER I2C 16B 24TSSOP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ATTINY2313V-12PI | 制造商:Atmel Corporation 功能描述:MCU 8-bit ATtiny AVR RISC 2KB Flash 2.5V/3.3V/5V 20-Pin PDIP |
| ATTINY2313V-8MI | 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:8-bit AVR Microcontroller with 2K Bytes In-System Programmable Flash |
| ATTINY2313V-8MJ | 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:8-bit AVR Microcontroller with 2K Bytes In-System Programmable Flash |
| ATTINY2313V-8PI | 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:8-bit AVR Microcontroller with 2K Bytes In-System Programmable Flash |
| ATTINY2313V-8PJ | 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:8-bit AVR Microcontroller with 2K Bytes In-System Programmable Flash |
發(fā)布緊急采購，3分鐘左右您將得到回復。