參數(shù)資料
型號： CDB5364
廠商： Cirrus Logic Inc
文件頁數(shù)： 7/42頁
文件大小： 0K
描述： EVALUATION BOARD FOR CS5364
標(biāo)準(zhǔn)包裝： 1
ADC 的數(shù)量： 1
位數(shù)： 24
采樣率（每秒）： 192k
數(shù)據(jù)接口： I²C，SPI?
在以下條件下的電源（標(biāo)準(zhǔn)）： 365mW @ 192kSPS
工作溫度： -40°C ~ 85°C
已用 IC / 零件： CS5364
已供物品： 板，CD
相關(guān)產(chǎn)品： CS5364-CQZR-ND - IC ADC 4CH 114DB 216KHZ 48-LQFP
598-1697-ND - IC ADC 4CH 114DB 216KHZ 48-LQFP
598-1088-ND - IC ADC 4CH 114DB 216KHZ 48-LQFP
DS625F4
15
CS5364
SERIAL AUDIO INTERFACE - IS/LJ TIMING
The serial audio port is a three-pin interface consisting of SCLK, LRCK and SDOUT.
Logic "0" = GND = 0 V; Logic "1" = VLS; CL = 20 pF, timing threshold is 50% of VLS.
Notes:
1.
Duty cycle of generated SCLK depends on duty cycle of received MCLK as specified under “System
2.
CLKMODE functionality described in Section 4.6.3
3.
In Slave Mode, the SCLK/LRCK ratio can be set according to preference. However, chip performance
is guaranteed only when using the ratios in Section 4.7 Master and Slave Clock Frequencies on page
Figure 3. IS/LJ Timing
Parameter
Symbol
Min
Typ
Max
Unit
Sample Rates
Single-Speed Mode
Double-Speed Mode
Quad-Speed Mode
-
2
54
108
-
54
108
216
kHz
Master Mode
SCLK Frequency
SCLK Period
1/(64*216 kHz)
SCLK Duty Cycle (Note 1)
(CLKMODE = 0)(Note 2)
(CLKMODE = 1)(Note 2)
-
tPERIOD
tHIGH
64*Fs
72.3
40
28
-
50
33
64*Fs
-
60
38
Hz
ns
%
LRCK setup
before SCLK rising
LRCK hold
after SCLK rising
tSETUP1
tHOLD1
20
--
ns
SDOUT setup
before SCLK rising
SDOUT hold
after SCLK rising (VLS = 1.8 V)
after SCLK rising (VLS = 3.3 V)
after SCLK rising (VLS = 5 V)
tSETUP2
tHOLD2
10
20
10
5
--
ns
Slave Mode
SCLK Frequency (Note 3)
SCLK Period
1/(64*216 kHz)
SCLK Duty Cycle
-
tPERIOD
tHIGH
-
72.3
28
64*Fs
-
65
Hz
ns
%
LRCK setup
before SCLK rising
LRCK hold
after SCLK rising
tSETUP1
tHOLD1
20
--
ns
SDOUT setup
before SCLK rising (VLS = 1.8 V)
before SCLK rising (VLS = 3.3 V)
before SCLK rising (VLS = 5 V)
SDOUT hold
after SCLK rising (VLS = 1.8 V)
after SCLK rising (VLS = 3.3 V)
after SCLK rising (VLS = 5 V)
tSETUP2
tHOLD2
4
10
20
10
5
--
ns
LRCK
SDOUT
SCLK
data
channel
data
t
HOLD2
t
SET UP2
t
HOLD1
t
SET UP1
t
PERIOD
t
HIGH
相關(guān)PDF資料
PDF描述
CDB5366 BOARD EVAL FOR CS5366 192KHZ ADC
CDB5361 BOARD EVAL FOR CS5361 STEREO ADC
MLG1005S33NJ INDUCTOR MULTILAYER 33NH 0402
CRD5381 REFERENCE DESIGN CS5381 AUD ADC
CDB53L21 BOARD EVAL FOR CS53L21 ADC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CDB5366 功能描述:音頻 IC 開發(fā)工具 Eval Bd 114dB 6-Ch ADC w/TDM RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V
CDB5368 功能描述:音頻 IC 開發(fā)工具 Eval Bd 114dB 8-Ch ADC w/TDM RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V
CDB5374 功能描述:音頻 IC 開發(fā)工具 2-Ch DS Modulator & Hydrophone Demo Brd RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V
CDB5376 功能描述:音頻 IC 開發(fā)工具 Eval Bd LP Mult-Ch Decimation Filter RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V
CDB5376Z 制造商:Cirrus Logic 功能描述:PB-FREE EVAL BD LOW-POWER, MULTICH DECIMATION FILTER - Bulk
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*