參數(shù)資料
型號： CY7C109BL-15VI
廠商： CYPRESS SEMICONDUCTOR CORP
元件分類： SRAM
英文描述： 128K x 8 Static RAM
中文描述： 128K X 8 STANDARD SRAM, 15 ns, PDSO32
封裝： 0.400 INCH, PLASTIC, SOJ-32
文件頁數(shù)： 7/11頁
文件大?。?/td> 546K
代理商： CY7C109BL-15VI
CY7C109B
CY7C1009B
Document #: 38-05038 Rev. *B
Page 5 of 11
Switching Characteristics[5] Over the Operating Range (continued)
Parameter
Description
7C109B-20
7C1009B-20
7C109B-25
7C1009B-25
7C109B-35
7C1009B-35
Unit
Min.
Max.
Min.
Max.
Min.
Read Cycle
tRC
Read Cycle Time
20
25
35
ns
tAA
Address to Data Valid
20
25
35
ns
tOHA
Data Hold from Address Change
3
5
ns
tACE
CE1 LOW to Data Valid, CE2 HIGH to Data
Valid
20
25
35
ns
tDOE
OE LOW to Data Valid
8
10
15
ns
tLZOE
OE LOW to Low Z
0
ns
tHZOE
OE HIGH to High Z
[6, 7]
810
15
ns
tLZCE
CE1 LOW to Low Z, CE2 HIGH to Low Z
[7]
355
ns
tHZCE
CE1 HIGH to High Z, CE2 LOW to High Z
[6, 7]
810
15
ns
tPU
CE1 LOW to Power-Up, CE2 HIGH to
Power-Up
000
ns
tPD
CE1 HIGH to Power-Down, CE2 LOW to
Power-Down
20
25
35
ns
Write Cycle[8]
tWC
Write Cycle Time[9]
20
25
35
ns
tSCE
CE1 LOW to Write End, CE2 HIGH to Write End
15
20
25
ns
tAW
Address Set-Up to Write End
15
20
25
ns
tHA
Address Hold from Write End
0
ns
tSA
Address Set-Up to Write Start
0
ns
tPWE
WE Pulse Width
121520
ns
tSD
Data Set-Up to Write End
10
15
20
ns
tHD
Data Hold from Write End
0
ns
tLZWE
WE HIGH to Low Z
[7]
355
ns
tHZWE
WE LOW to High Z
[6, 7]
810
15
ns
Data Retention Characteristics Over the Operating Range (Low Power version only)
Parameter
Description
Conditions
Min.
Max
Unit
VDR
VCC for Data Retention
No input may exceed VCC + 0.5V
VCC = VDR = 2.0V,
CE1 > VCC – 0.3V or CE2 < 0.3V,
VIN > VCC – 0.3V or VIN < 0.3V
2.0
V
ICCDR
Data Retention Current
150
μA
tCDR
Chip Deselect to Data Retention Time
0
ns
tR
Operation Recovery Time
200
μs
Data Retention Waveform
4.5V
CE
VCC
tCDR
VDR > 2V
DATA RETENTION MODE
tR
相關(guān)PDF資料
PDF描述
CY7C109BL-15ZC 128K x 8 Static RAM
CY7C1157V18-333BZC 18-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)
CY7C1157V18-333BZI 18-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)
CY7C1157V18-333BZXC 18-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)
CY7C1157V18-333BZXI 18-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY7C109BN-12VC 制造商:Rochester Electronics LLC 功能描述: 制造商:Cypress Semiconductor 功能描述:
CY7C109BN-12ZC 制造商:Rochester Electronics LLC 功能描述: 制造商:Cypress Semiconductor 功能描述:
CY7C109BN-12ZXC 功能描述:IC SRAM 1MBIT 12NS 32TSOP RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 格式 - 存儲器:RAM 存儲器類型:移動 SDRAM 存儲容量:256M（8Mx32） 速度:133MHz 接口:并聯(lián) 電源電壓:1.7 V ~ 1.95 V 工作溫度:-40°C ~ 85°C 封裝/外殼:90-VFBGA 供應(yīng)商設(shè)備封裝:90-VFBGA（8x13） 包裝:帶卷 (TR) 其它名稱:557-1327-2
CY7C109BN-12ZXCT 功能描述:IC SRAM 1MBIT 12NS 32TSOP RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 格式 - 存儲器:RAM 存儲器類型:移動 SDRAM 存儲容量:256M（8Mx32） 速度:133MHz 接口:并聯(lián) 電源電壓:1.7 V ~ 1.95 V 工作溫度:-40°C ~ 85°C 封裝/外殼:90-VFBGA 供應(yīng)商設(shè)備封裝:90-VFBGA（8x13） 包裝:帶卷 (TR) 其它名稱:557-1327-2
CY7C109BN-15VC 制造商:Cypress Semiconductor 功能描述: 制造商:Rochester Electronics LLC 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*