- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376836 > DP84412N DRAM Controller PDF資料下載
參數(shù)資料
| 型號： | DP84412N |
| 英文描述： | DRAM Controller |
| 中文描述： | DRAM控制器 |
| 文件頁數(shù)： | 2/46頁 |
| 文件大?。?/td> | 644K |
| 代理商： | DP84412N |
第1頁當前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
DRAM
Controller
Maximum Clock
Frequency
Package
Type
Bus Width
Supporting
Largest DRAM
Possible
DP8440V-40
40 MHz
84-Pin PLCC
8, 16, 32
16 Mbits
DP8440VLJ-40
40 MHz
100-Pin PQFP
8, 16, 32
16 Mbits
DP8440VLJ-25
25 MHz
100-Pin PQFP
8, 16, 32
16 Mbits
DP8441VLJ-40
40 MHz
100-Pin PQFP
8, 16, 32, 64
64 Mbits
DP8441VLJ-25
25 MHz
100-Pin PQFP
8, 16, 32, 64
64 Mbits
Table of Contents
1.0 CONNECTION DIAGRAMS
2.0 FUNCTIONAL INTRODUCTION
3.0 SIGNAL DESCRIPTION
3.1 Address and Control Signals
3.2 DRAM Control Signals
3.3 Refresh Signals
3.4 Reset and Programming Signals
3.5 Clock Inputs
3.6 Power Signals and Capacitor Input
4.0 PROGRAMMING AND RESETTING
4.1 Reset
4.2 Programming Sequence
4.3 Programming Selection Bits
5.0 ACCESS MODES
5.1 Opening Access
5.2 Normal Mode
5.3 Page Mode
5.4 Burst Access
5.5 Inner Page Burst Access
6.0 REFRESH MODES
6.1 Auto-Internal Refresh
6.2 Externally Controlled Refresh
6.3 Error Scrubbing during Refresh
6.4 Extending Refresh
6.5 Refresh Types
7.0 WAIT SUPPORT
7.1 DTACK During Opening Access
7.2 DTACK During Page Access
7.3 DTACK During Burst Access
7.4 Next Address or Early DTACK Support
8.0 ABSOLUTE MAXIMUM RATINGS
9.0 DC ELECTRICAL CHARACTERISTICS
10.0 LOAD CAPACITANCE
11.0 AC TIMING PARAMETERS
12.0 AC TIMING WAVEFORMS
CLK and DECLK Timing
Refresh Timing
Refresh and Access Timing
Programming and Initialization Period Timing
Normal Mode Access Timing
Page Mode Access Timing
Burst Mode Access Timing
13.0 ERRATA
14.0 PHYSICAL DIMENSIONS
2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DP8441VLJ | DRAM Controller |
| DP84422BN | DRAM Controller |
| DP84422J | DRAM Controller |
| DP84422N | DRAM Controller |
| DP84432J | DRAM Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DP84412N/A+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84412N/B+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP8441VLJ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP8441VLJ-25 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:microCMOS Programmable 16/64 Mbit Dynamic RAM Controller/Driver |
| DP8441VLJ-40 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:microCMOS Programmable 16/64 Mbit Dynamic RAM Controller/Driver |
發(fā)布緊急采購，3分鐘左右您將得到回復。