The timing waveforms s" />
參數(shù)資料
型號： DSP56301VF100
廠商： Freescale Semiconductor
文件頁數(shù)： 49/124頁
文件大?。?/td> 0K
描述： IC DSP 24BIT FIXED-POINT 252-BGA
產(chǎn)品變化通告： DSP56301 Discontinuation 12/Nov/2009
標(biāo)準(zhǔn)包裝： 60
系列： DSP563xx
類型： 定點(diǎn)
接口： 主機(jī)接口，SSI，SCI
時鐘速率： 100MHz
非易失內(nèi)存： ROM（9 kB）
芯片上RAM： 24kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 3.30V
工作溫度： -40°C ~ 100°C
安裝類型： 表面貼裝
封裝/外殼： 252-BGA
供應(yīng)商設(shè)備封裝： 252-MAPBGA（21x21）
包裝： 托盤
DSP56301 Technical Data, Rev. 10
2-4
Freescale Semiconductor
Specifications
2.5 AC Electrical Characteristics
The timing waveforms shown in the AC electrical characteristics section are tested with a VIL maximum of 0.3 V
and a VIH minimum of 2.4 V for all pins except EXTAL, which is tested using the input levels shown in Note 6 of
Table 2-3. AC timing specifications, which are referenced to a device input signal, are measured in production with
respect to the 50 percent point of the respective input signal’s transition.
Note:
Although the minimum value for the frequency of EXTAL is 0 MHz, the device AC test conditions are 15
MHz and rated speed.
All specifications for the high impedance state are guaranteed by design.
2.5.1
Internal Clocks
Table 2-4.
Internal Clocks, CLKOUT
Characteristics
Symbol
Expression1, 2
Min
Typ
Max
Internal operation frequency and CLKOUT with PLL enabled
f
—
(Ef
× MF)/
(PDF
× DF)
—
Internal operation frequency and CLKOUT with PLL disabled
f
—
Ef/2
—
Internal clock and CLKOUT high period
With PLL disabled
With PLL enabled and MF
≤ 4
With PLL enabled and MF > 4
TH
—
0.49
× ETC ×
PDF
× DF/MF
0.47
× ETC ×
PDF
× DF/MF
ETC
—
0.51
× ETC ×
PDF
× DF/MF
0.53
× ETC ×
PDF
× DF/MF
Internal clock and CLKOUT low period
With PLL disabled
With PLL enabled and MF
≤ 4
With PLL enabled and MF > 4
TL
—
0.49
× ETC ×
PDF
× DF/MF
0.47
× ETC ×
PDF
× DF/MF
ETC
—
0.51
× ETC ×
PDF
× DF/MF
0.53
× ETC ×
PDF
× DF/MF
Internal clock and CLKOUT cycle time with PLL enabled
TC
—ETC ×
PDF
×
DF/MF
—
Internal clock and CLKOUT cycle time with PLL disabled
TC
—2
× ETC
—
Instruction cycle time
ICYC
—TC
—
Notes:
1.
DF = Division Factor; Ef = External frequency; ETC = External clock cycle = 1/Ef;
MF = Multiplication Factor; PDF = Predivision Factor; TC = Internal clock cycle
2.
See the PLL and Clock Generator section in the DSP56300 Family Manual for details on the PLL.
相關(guān)PDF資料
PDF描述
DSP56303VL100B1 IC DSP 24BIT 100MHZ 196-BGA
DSP56311VF150B1 IC DSP 24BIT 150MHZ 196-BGA
DSP56321VF200R2 IC DSP 24BIT 200MHZ 196-BGA
DSP56852VFE IC DSP 16BIT 120MHZ 81-MAPBGA
DSP56854FGE IC DSP 16BIT 120MHZ 128-LQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DSP56301VF80 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC MAP DSP RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
DSP56301VF80B1 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC DSP56301VF80B1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
DSP56301VL100 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Digital Signal Processor
DSP56301VL80 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Digital Signal Processor
DSP56302 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:DSP56301 Digital Signal Processor
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*