- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP56366UM (飛思卡爾半導(dǎo)體(中國)有限公司) 24-Bit Audio Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | DSP56366UM |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | 24-Bit Audio Digital Signal Processor |
| 中文描述： | 24位音頻數(shù)字信號處理器 |
| 文件頁數(shù)： | 55/110頁 |
| 文件大?。?/td> | 1273K |
| 代理商： | DSP56366UM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當(dāng)前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁
DSP56366 Technical Data, Rev. 3.1
Freescale Semiconductor
3-29
193 RD deassertion to data not valid
4
t
GZ
0.0
0.0
—
0.0
—
ns
194 WR assertion to data active
0.75
×
T
C
0.3
11.1
—
9.1
—
ns
195 WR deassertion to data high impedance
0.25
×
T
C
—
3.8
—
3.1
ns
1
The number of wait states for out-of-page access is specified in the DCR.
2
The refresh period is specified in the DCR.
3
RD deassertion will always occur after CAS deassertion; therefore, the restricted timing is t
OFF
and not t
GZ
.
4
The asynchronous delays specified in the expressions are valid for DSP56366.
5
Either t
RCH
or t
RRH
must be satisfied for read cycles.
Table 3-15 DRAM Out-of-Page and Refresh Timings, Eleven Wait States
1, 2
No.
Characteristics
3
Symbol
Expression
4
Min
Max
Unit
157
Random read or write cycle time
t
RC
12
×
T
C
120.0
—
ns
158
RAS assertion to data valid (read)
t
RAC
6.25
×
T
C
7.0
—
55.5
ns
159
CAS assertion to data valid (read)
t
CAC
3.75
×
T
C
7.0
—
30.5
ns
160
Column address valid to data valid (read)
t
AA
4.5
×
T
C
7.0
—
38.0
ns
161
CAS deassertion to data not valid (read hold time)
t
OFF
0.0
—
ns
162
RAS deassertion to RAS assertion
t
RP
4.25
×
T
C
4.0
38.5
—
ns
163
RAS assertion pulse width
t
RAS
7.75
×
T
C
4.0
73.5
—
ns
164
CAS assertion to RAS deassertion
t
RSH
5.25
×
T
C
4.0
48.5
—
ns
165
RAS assertion to CAS deassertion
t
CSH
6.25
×
T
C
4.0
58.5
—
ns
166
CAS assertion pulse width
t
CAS
3.75
×
T
C
4.0
33.5
—
ns
167
RAS assertion to CAS assertion
t
RCD
2.5
×
T
C
±
4.0
21.0
29.0
ns
168
RAS assertion to column address valid
t
RAD
1.75
×
T
C
±
4.0
13.5
21.5
ns
169
CAS deassertion to RAS assertion
t
CRP
5.75
×
T
C
4.0
53.5
—
ns
170
CAS deassertion pulse width
t
CP
4.25
×
T
C
4.0
38.5
—
ns
171
Row address valid to RAS assertion
t
ASR
4.25
×
T
C
4.0
38.5
—
ns
172
RAS assertion to row address not valid
t
RAH
1.75
×
T
C
4.0
13.5
—
ns
173
Column address valid to CAS assertion
t
ASC
0.75
×
T
C
4.0
3.5
—
ns
Table 3-14 DRAM Out-of-Page and Refresh Timings, Eight Wait States
1, 2
(continued)
No.
Characteristics
3
Symbol
Expression
4
66 MHz
80 MHz
Unit
Min
Max
Min
Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56367P | 24-Bit Audio Digital Signal Processor |
| DSP56367UM | 24-Bit Audio Digital Signal Processor |
| DSP56600 | Implementing Viterbi Decoders Using the VSL Instruction on DSP Families |
| DSP56852E | 16-bit Digital Signal Controllers |
| DSP56852VFE | 16-bit Digital Signal Controllers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56367 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Optoelectronic |
| DSP56367P | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56367UM | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:24-Bit Audio Digital Signal Processor |
| DSP56371 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:high density CMOS device |
| DSP56371AF180 | 制造商:Freescale Semiconductor 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。