- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1917 > DSP56F803BU80E (Freescale Semiconductor)IC DSP 80MHZ 64KB FLASH 100LQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP56F803BU80E |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 5/52頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 80MHZ 64KB FLASH 100LQFP |
| 特色產(chǎn)品： | DSP56F803 Digital Signal Controller |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | 56F8xx |
| 核心處理器： | 56800 |
| 芯體尺寸： | 16-位 |
| 速度： | 80MHz |
| 連通性： | CAN，EBI/EMI，SCI，SPI |
| 外圍設(shè)備： | POR，PWM，WDT |
| 輸入/輸出數(shù)： | 16 |
| 程序存儲(chǔ)器容量： | 71KB（35.5K x 16） |
| 程序存儲(chǔ)器類型： | 閃存 |
| RAM 容量： | 2.5K x 16 |
| 電壓 - 電源 (Vcc/Vdd)： | 3 V ~ 3.6 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 8x12b |
| 振蕩器型： | 外部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 100-LQFP |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
Pulse Width Modulator (PWM) Signals
56F803 Technical Data, Rev. 16
Freescale Semiconductor
13
2.6 Pulse Width Modulator (PWM) Signals
1
RESET
Input
(Schmitt)
Input
Reset—This input is a direct hardware reset on the processor.
When RESET is asserted low, the controller is initialized and placed
in the Reset state. A Schmitt trigger input is used for noise immunity.
When the RESET pin is deasserted, the initial chip operating mode
is latched from the EXTBOOT pin. The internal reset signal will be
deasserted synchronous with the internal clocks, after a fixed
number of internal clocks.
To ensure a complete hardware reset, RESET and TRST should be
asserted together. The only exception occurs in a debugging
environment when a hardware device reset is required and it is
necessary not to reset the OnCE/JTAG module. In this case, assert
RESET, but do not assert TRST.
1
EXTBOOT
Input
(Schmitt)
Input
External Boot—This input is tied to VDD to force device to boot from
off-chip memory. Otherwise, it is tied to VSS.
Table 2-10 Pulse Width Modulator (PWMA) Signals
No. of
Pins
Signal
Name
Signal
Type
State During
Reset
Signal Description
6
PWMA0
–5
Output
Tri-stated
PWMA0
–5— These are six PWMA output pins.
3
ISA0
–2
Input
(Schmitt)
Input
ISA0
–2— These three input current status pins are used for
top/bottom pulse width correction in complementary channel
operation for PWMA.
3
FAULTA0
–2
Input
(Schmitt)
Input
FAULTA0
–2— These three fault input pins are used for disabling
selected PWMA outputs in cases where fault conditions originate
off-chip.
Table 2-9 Interrupt and Program Control Signals (Continued)
No. of
Pins
Signal
Name
Signal
Type
State During
Reset
Signal Description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP56F805FV80E | IC DSP 80MHZ 64KB FLASH 144LQFP |
| DSP56F807VF80E | IC DSP 80MHZ 60K FLASH 160-BGA |
| DSP56F826BU80 | IC DSP 80MHZ 64KB FLASH 100LQFP |
| DSP56F827FG80E | IC HYBRID CTRLR 16BIT 128-LQFP |
| DSPB56362AG120 | IC DSP 24BIT AUD 120MHZ 144-LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP56F803BU80E | 制造商:Freescale Semiconductor 功能描述:Digital Signal Processor IC DSP Type:Cor |
| DSP56F803BU80E | 制造商:Freescale Semiconductor 功能描述:DSP LQFP100 3.6V |
| DSP56F803E | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
| DSP56F803EVM | 功能描述:開發(fā)板和工具包 - 其他處理器 Evaluation Kit For DSP56F803 RoHS:否 制造商:Freescale Semiconductor 產(chǎn)品:Development Systems 工具用于評(píng)估:P3041 核心:e500mc 接口類型:I2C, SPI, USB 工作電源電壓: |
| DSP56F803EVMUM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:56F803 Evaluation Module Hardware User＇s Manual |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。