- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384279 > EDE2104ABSE (Elpida Memory, Inc.) 2G bits DDR2 SDRAM PDF資料下載
參數(shù)資料
| 型號： | EDE2104ABSE |
| 廠商： | Elpida Memory, Inc. |
| 英文描述： | 2G bits DDR2 SDRAM |
| 中文描述： | 第二代位DDR2 SDRAM內(nèi)存 |
| 文件頁數(shù)： | 22/81頁 |
| 文件大?。?/td> | 604K |
| 代理商： | EDE2104ABSE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當(dāng)前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁
EDE2104ABSE, EDE2108ABSE
Preliminary Data Sheet E1196E10 (Ver. 1.0)
22
6. tJIT (cc) is defined as the absolute difference in clock period between two consecutive clock cycles:
tJIT (cc) = Max. of |tCK
j+1
tCK
j
|
tJIT (cc) is defines the cycle to cycle jitter when the DLL is already locked. tJIT (cc, lck) uses the same
definition for cycle to cycle jitter, during the DLL locking period only. tJIT (cc) and tJIT (cc, lck) are not
subject to production test.
7. tERR (nper) is defined as the cumulative error across multiple consecutive cycles from tCK (avg).
tERR (nper) is not subject to production test.
))
(
)
(
1
avg
tCK
n
tCKj
nper
tERR
j
×
=
∑
=
2
≤
n
≤
50 for tERR (nper)
8. These parameters are specified per their average values, however it is understood that the following
relationship between the average timing and the absolute instantaneous timing hold at all times.
(minimum and maximum of spec values are to be used for calculations in the table below.)
Parameter
Symbol
min.
max.
Unit
Absolute clock period
Absolute clock high pulse
width
Absolute clock low pulse
width
Example: For DDR2-667, tCH(abs) min. = ( 0.48
×
3000 ps ) - 125ps = 1315ps
tCK (abs)
tCK (avg) min. + tJIT (per) min.
tCH (avg) min.
×
tCK (avg) min. +
tJIT (duty) min.
tCL (avg) min.
×
tCK (avg) min. +
tJIT (duty) min.
tCK (avg) max. + tJIT (per) max. ps
tCH (avg) max.
×
tCK (avg) max.
+ tJIT (duty) max.
tCL (avg) max.
×
tCK (avg) max.
+ tJIT (duty) max.
tCH (abs)
ps
tCL (abs)
ps
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDE2104ABSE-5C-E | 2G bits DDR2 SDRAM |
| EDE2104ABSE-6E-E | 2G bits DDR2 SDRAM |
| EDE2104ABSE-8G-E | 2G bits DDR2 SDRAM |
| EDE2108ABSE | 2G bits DDR2 SDRAM |
| EDE2108ABSE-5C-E | 2G bits DDR2 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDE2104ABSE-5C-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:2G bits DDR2 SDRAM |
| EDE2104ABSE-6E-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:2G bits DDR2 SDRAM |
| EDE2104ABSE-8G-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:2G bits DDR2 SDRAM |
| EDE2108ABSE | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:2G bits DDR2 SDRAM |
| EDE2108ABSE-5C-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:2G bits DDR2 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。