- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4378 > EPF10K100ARI240-3N (Altera)IC FLEX 10KA FPGA 100K 240-RQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | EPF10K100ARI240-3N |
| 廠商： | Altera |
| 文件頁數(shù)： | 44/128頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FLEX 10KA FPGA 100K 240-RQFP |
| 產(chǎn)品培訓(xùn)模塊： | Three Reasons to Use FPGA's in Industrial Designs |
| 產(chǎn)品變化通告： | Package Change 30/Jun/2010 |
| 標(biāo)準(zhǔn)包裝： | 24 |
| 系列： | FLEX-10K® |
| LAB/CLB數(shù)： | 624 |
| 邏輯元件/單元數(shù)： | 4992 |
| RAM 位總計(jì)： | 24576 |
| 輸入/輸出數(shù)： | 189 |
| 門數(shù)： | 158000 |
| 電源電壓： | 3 V ~ 3.6 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 240-BFQFP 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 240-RQFP（32x32） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當(dāng)前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
22
Altera Corporation
FLEX 10K Embedded Programmable Logic Device Family Data Sheet
During compilation, the Compiler automatically selects the best control
signal implementation. Because the clear and preset functions are active-
low, the Compiler automatically assigns a logic high to an unused clear or
preset.
The clear and preset logic is implemented in one of the following six
modes chosen during design entry:
■
Asynchronous clear
■
Asynchronous preset
■
Asynchronous clear and preset
■
Asynchronous load with clear
■
Asynchronous load with preset
■
Asynchronous load without clear or preset
In addition to the six clear and preset modes, FLEX 10K devices provide a
chip-wide reset pin that can reset all registers in the device. Use of this
feature is set during design entry. In any of the clear and preset modes, the
chip-wide reset overrides all other signals. Registers with asynchronous
presets may be preset when the chip-wide reset is asserted. Inversion can
be used to implement the asynchronous preset. Figure 10 shows examples
of how to enter a section of a design for the desired functionality.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AX1000-2BGG729 | IC FPGA AXCELERATOR 1M 729-PBGA |
| AX1000-2BG729 | IC FPGA AXCELERATOR 1M 729-PBGA |
| APA600-FGG484I | IC FPGA PROASIC+ 600K 484-FBGA |
| RSA50DTAI | CONN EDGECARD 100PS R/A .125 SLD |
| RMA50DTAI | CONN EDGECARD 100PS R/A .125 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPF10K100B | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:1. Enhanced Configuration Devices (EPC4, EPC8, and EPC16) Data Sheet |
| EPF10K100BFC256-1 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPF10K100BFC256-1DX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
| EPF10K100BFC256-2 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPF10K100BFC256-2DX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ASIC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。