參數(shù)資料
型號： EPM7128BTC100-4N
廠商： Altera
文件頁數(shù)： 39/66頁
文件大小： 0K
描述： IC MAX 7000 CPLD 128 100-TQFP
標準包裝： 270
系列： MAX® 7000B
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 4.0ns
電壓電源 - 內(nèi)部： 2.375 V ~ 2.625 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 128
門數(shù)： 2500
輸入/輸出數(shù)： 84
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 100-TQFP
供應(yīng)商設(shè)備封裝： 100-TQFP（14x14）
包裝： 托盤
44
Altera Corporation
MAX 7000B Programmable Logic Device Data Sheet
Table 25. EPM7128B Internal Timing Parameters
Symbol
Parameter
Conditions
Speed Grade
Unit
-4
-7
-10
Min
Max
Min
Max
Min
Max
tIN
Input pad and buffer delay
0.3
0.6
0.8
ns
tIO
I/O input pad and buffer delay
0.3
0.6
0.8
ns
tFIN
Fast input delay
1.3
2.9
3.7
ns
tFIND
Programmable delay adder for
fast input
1.0
1.5
ns
tSEXP
Shared expander delay
1.5
2.8
3.8
ns
tPEXP
Parallel expander delay
0.4
0.8
1.0
ns
tLAD
Logic array delay
1.6
2.9
3.8
ns
tLAC
Logic control array delay
1.4
2.6
3.4
ns
tIOE
Internal output enable delay
0.1
0.3
0.4
ns
tOD1
Output buffer and pad delay
slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF
0.9
1.7
2.2
ns
tOD3
Output buffer and pad delay
slow slew rate = on
VCCIO = 2.5 V or 3.3 V
C1 = 35 pF
5.9
6.7
7.2
ns
tZX1
Output buffer enable delay
slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF
1.8
3.3
4.4
ns
tZX3
Output buffer enable delay
slow slew rate = on
VCCIO = 2.5 V or 3.3 V
C1 = 35 pF
6.8
8.3
9.4
ns
tXZ
Output buffer disable delay
C1 = 5 pF
1.8
3.3
4.4
ns
tSU
Register setup time
1.0
1.9
2.6
ns
tH
Register hold time
0.4
0.8
1.1
ns
tFSU
Register setup time of fast input
0.8
0.9
ns
tFH
Register hold time of fast input
1.2
1.6
ns
tRD
Register delay
0.5
1.1
1.4
ns
tCOMB
Combinatorial delay
0.2
0.3
0.4
ns
tIC
Array clock delay
1.4
2.8
3.6
ns
tEN
Register enable time
1.4
2.6
3.4
ns
tGLOB
Global control delay
1.1
2.3
3.1
ns
tPRE
Register preset time
1.0
1.9
2.6
ns
tCLR
Register clear time
1.0
1.9
2.6
ns
tPIA
PIA delay
1.0
2.0
2.8
ns
tLPA
Low-power adder
1.5
2.8
3.8
ns
相關(guān)PDF資料
PDF描述
EBC05DREH-S734 CONN EDGECARD 10POS .100 EYELET
VI-2W0-CY-F4 CONVERTER MOD DC/DC 5V 50W
R2S12-0509/P CONV DC/DC 2W 5VIN 9VOUT SMD
LMK105SD392KV-F CAP CER 3900PF 10V 10% 0402
EPM7128BTC100-4 IC MAX 7000 CPLD 128 100-TQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EPM7128BTC100-7 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7128BTC100-7N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7128BTC144-10 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7128BTC144-10N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7128BTC144-4 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*