- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371772 > HC05H12GRS 68HC(7)05H12 General Release Specification PDF資料下載
參數(shù)資料
| 型號： | HC05H12GRS |
| 英文描述： | 68HC(7)05H12 General Release Specification |
| 中文描述： | 68HC（7）05H12總發(fā)行規(guī)格 |
| 文件頁數(shù)： | 139/196頁 |
| 文件大小： | 1289K |
| 代理商： | HC05H12GRS |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁當(dāng)前第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁
Serial Communications Interface (SCI)
Registers
MC68HC(7)05H12
—
Rev. 1.0
General Release Specification
MOTOROLA
Serial Communications Interface (SCI)
For More Information On This Product,
Go to: www.freescale.com
137
L
G
R
11.8.3 Serial Communications Control Register 2 (SCCR2)
The SCI control register 2 (SCCR2) provides the control bits that
enable/disable individual SCI functions.
TIE — Transmit Interrupt Enable
1 =
0 =
SCI interrupt if TDRE = 1
TDRE interrupts disabled
TCIE — Transmit Complete Interrupt Enable
1 =
SCI interrupt if TC = 1
0 =
TC interrupts disabled
RIE — Receiver Interrupt Enable
1 =
0 =
SCI interrupt if RDRF or OR = 1
RDRF and OR interrupts disabled
ILIE — Idle Line Interrupt Enable
1 =
0 =
Idle Line Interrupt Enable
IDLE interrupts disabled
TE — Transmitter Enable
When the transmit enable bit is set, the transmit shift register output
is applied to the TDO line. Depending on the state of control bit M
(SCCR1), a preamble of 10 (M = 0) or 11 (M = 1) consecutive ones is
transmitted when software sets the TE bit from a cleared state. After
loading the last byte in the serial communications data register and
receiving the TDRE flag, the user can clear TE. Transmission of the
last byte will then be completed before the transmitter gives up control
of the TDO pin. While the transmitter is active, the Port C bit 7 line is
forced to be an output.
$0049
Bit 7
6
5
4
3
2
1
Bit 0
Read:
TIE
TCIE
RIE
ILIE
TE
RE
RWU
SBK
Write:
Reset:
0
0
0
0
0
0
0
0
Figure 11-9. SCI Control Register 2 (SCCR2)
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HC05J5AGRS | 68HC(7)05J5A General Release Specification |
| HC05J5GRS | 68HC05J5 General Release Specification |
| HC05JB3GRS | 68HC05JB3 and 68HC705JB3 General Release Specification |
| HC05JB4GRS | 68HC(7)05JB4 General Release Specification |
| HC05JJ6GRS | 68HC05JJ6 and 68HC05JP6 General Release Specification |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HC05J5AGRS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:68HC(7)05J5A General Release Specification |
| HC05J5GRS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:68HC05J5 General Release Specification |
| HC05JB3GRS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:68HC05JB3 and 68HC705JB3 General Release Specification |
| HC05JB4GRS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:68HC(7)05JB4 General Release Specification |
| HC05JJ6GRS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:68HC05JJ6 and 68HC05JP6 General Release Specification |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。