List of Figures
MC68HC908AT32
—
Rev. 2.0
General Release Specification
MOTOROLA
List of Figures
31
L
G
R
Figure
Title
Page
14-1
14-2
LVI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . .199
LVI Status Register (LVISR). . . . . . . . . . . . . . . . . . . . . . . .200
15-1
15-2
15-3
IRQ Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .204
IRQ Interrupt Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . .206
IRQ Status and Control Register (ISCR) . . . . . . . . . . . . . .209
16-1
16-2
16-3
16-4
16-5
16-6
16-7
16-8
16-9
16-10
16-11
16-12
16-13
16-14
16-15
SCI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . .214
SCI Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .216
SCI Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .218
SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . .222
Receiver Data Sampling. . . . . . . . . . . . . . . . . . . . . . . . . . .225
Slow Data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .227
Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .228
SCI Control Register 1 (SCC1) . . . . . . . . . . . . . . . . . . . . .235
SCI Control Register 2 (SCC2) . . . . . . . . . . . . . . . . . . . . .238
SCI Control Register 3 (SCC3) . . . . . . . . . . . . . . . . . . . . .241
SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . .243
Flag Clearing Sequence. . . . . . . . . . . . . . . . . . . . . . . . . . .245
SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . .247
SCI Data Register (SCDR). . . . . . . . . . . . . . . . . . . . . . . . .248
SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . .249
17-1
17-2
17-3
17-4
17-5
17-6
17-7
17-8
17-9
17-11
17-12
17-13
SPI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . .257
Full-Duplex Master-Slave Connections . . . . . . . . . . . . . . .258
Transmission Format (CPHA = 0) . . . . . . . . . . . . . . . . . . .261
Transmission Format (CPHA = 1) . . . . . . . . . . . . . . . . . . .262
Transmission Start Delay (Master). . . . . . . . . . . . . . . . . . .264
Missed Read of Overflow Condition. . . . . . . . . . . . . . . . . .266
Clearing SPRF When OVRF Interrupt Is Not Enabled. . . .267
SPI Interrupt Request Generation . . . . . . . . . . . . . . . . . . .270
SPRF/SPTE CPU Interrupt Timing. . . . . . . . . . . . . . . . . . .271
CPHA/SS Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .277
SPI Control Register (SPCR) . . . . . . . . . . . . . . . . . . . . . . .279
SPI Status and Control Register (SPSCR). . . . . . . . . . . . .282
SPI Data Register (SPDR) . . . . . . . . . . . . . . . . . . . . . . . . .285
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.