- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360788 > ICSSSTUB32866Bz(LF)T 25-Bit Configurable Registered Buffer for DDR2 PDF資料下載
參數(shù)資料
| 型號： | ICSSSTUB32866Bz(LF)T |
| 英文描述： | 25-Bit Configurable Registered Buffer for DDR2 |
| 中文描述： | 25位可配置的注冊緩沖DDR2內(nèi)存 |
| 文件頁數(shù)： | 25/28頁 |
| 文件大?。?/td> | 554K |
| 代理商： | ICSSSTUB32866BZ(LF)T |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁
25
ICSSSTUB32866B
Advance Information
1165—10/25/06
C
L
= 10 pF
(1)
R
L
= 1K
Ω
DUT
Out
Test Point
V
DD
V
OH
V
CC
Output
Waveform 2
LVCMOS
RESET#
t
PLH
V
CC
/2
0.15V
0V
0V
V
OH
Output
Waveform 2
0.15V
0V
V
ICR
t
HL
V
ICR
V
I(PP)
Timing Inputs
V
CC
V
ICR
t
HL
Timing Inputs
V
ICR
V
I(PP)
Output
Waveform 1
V
CC
/2
V
OL
Load Circuit, error output measurements
Voltage Waveforms, open-drain output LOW-to-HIGH with respect to RESET# input
Voltage Waveforms, open-drain output HIGH-to-LOW with respect to clock inputs
Voltage Waveforms, open-drain output LOW-to-HIGH with respect to clock inputs
Notes: 1. C
L
includes probe and jig capacitance.
2. All input pulses are supplied by generators having the following characteristics: PRR
≤
10MHz, Z
O
=
50
Ω
, input slew rate = 1 V/ns ±20% (unless otherwise specified).
相關PDF資料 |
PDF描述 |
|---|---|
| ICSSSTUB32871A | 27-Bit Registered Buffer for DDR2 |
| ICSSSTUB32871AzLFT | 27-Bit Registered Buffer for DDR2 |
| ICSSSTUB32871AzT | 27-Bit Registered Buffer for DDR2 |
| ICSSSTUB32872A | 28-Bit Registered Buffer for DDR2 |
| ICSSSTUBF32866A | 25-Bit Configurable Registered Buffer for DDR2 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ICSSSTUB32871A | 制造商:ICS 制造商全稱:ICS 功能描述:27-Bit Registered Buffer for DDR2 |
| ICSSSTUB32871AZLFT | 制造商:ICS 制造商全稱:ICS 功能描述:27-Bit Registered Buffer for DDR2 |
| ICSSSTUB32871AZT | 制造商:ICS 制造商全稱:ICS 功能描述:27-Bit Registered Buffer for DDR2 |
| ICSSSTUB32872A | 制造商:ICS 制造商全稱:ICS 功能描述:28-Bit Registered Buffer for DDR2 |
| ICSSSTUBF32866A | 制造商:ICS 制造商全稱:ICS 功能描述:25-Bit Configurable Registered Buffer for DDR2 |
發(fā)布緊急采購，3分鐘左右您將得到回復。