- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1930 > ISPLSI 2064E-200LT100 (Lattice Semiconductor Corporation)IC PLD ISP 64I/O 4.5NS 100TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI 2064E-200LT100 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 7/11頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 64I/O 4.5NS 100TQFP |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ispLSI® 2000E |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 4.5ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 16 |
| 宏單元數(shù)： | 64 |
| 門數(shù)： | 2000 |
| 輸入/輸出數(shù)： | 64 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP |
| 供應(yīng)商設(shè)備封裝： | 100-TQFP（14x14） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI2064E-200LT100 |
5
Specifications ispLSI 2064E
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
-200
MIN.
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four GLBs, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030A/2064E
1
tsu2 + tco1
(
)
-135
MIN.
MAX.
DESCRIPTION
#
2
4
PARAMETER
A
1
Data Prop Delay, 4PT Bypass, ORP Bypass
–
4.5
–
7.5
ns
tpd2
A
2
Data Prop Delay
–
ns
fmax
A
3
Clk Freq with Internal Feedback3
200
–
135
–
MHz
fmax (Ext.)
–
4
Clk Freq with External Feedback
–
MHz
fmax (Tog.)
–
5
Clk Frequency, Max. Toggle
–
MHz
tsu1
–
6
GLB Reg Setup Time before Clk, 4 PT Bypass
–
ns
tco1
A
7
GLB Reg Clk to Output Delay, ORP Bypass
–
ns
th1
–
8
GLB Reg Hold Time after Clk, 4 PT Bypass
0.0
–
ns
tsu2
–
9
GLB Reg Setup Time before Clk
4.5
–
ns
tco2
–
10 GLB Reg Clk to Output Delay
–
ns
th2
–
11 GLB Reg Hold Time after Clk
0.0
–
ns
tr1
A
12 External Reset Pin to Output Delay
–
ns
trw1
–
13 External Reset Pulse Duration
3.5
–
ns
tptoeen
B
14 Input to Output Enable
–
ns
tptoedis
C
15 Input to Output Disable
–
ns
tgoeen
B
16 Global OE Output Enable
–
ns
tgoedis
C
17 Global OE Output Disable
–
ns
twh
–
18 External Synch Clk Pulse Duration, High
2.5
–
ns
twl
–
19 External Synch Clk Pulse Duration, Low
2.5
–
ns
133
200
3.5
3.0
–
3.5
–
6.0
–
8.0
4.0
7.0
100
143
5.0
0.0
6.0
0.0
5.0
3.5
10.0
4.0
4.5
10.0
12.0
7.0
-100
MIN. MAX.
–
10.0
–
100
–
0.0
8.0
–
0.0
–
6.5
–
5.0
–
5.0
–
77
100
6.5
5.0
–
6.0
–
13.5
–
15.0
9.0
13.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI 2064VE-135LTN44 | IC ISP PLD 32I/O 44TQFP |
| ISPLSI 2096A-125LTN128 | IC PLD ISP 96I/O 7.5NS 128TQFP |
| ISPLSI 2096E-180LQ128 | IC PLD ISP 96I/O 5NS 128PQFP |
| ISPLSI 2096VE-200LT128 | IC PLD ISP 96I/O 4.5NS 128TQFP |
| ISPLSI 2128A-100LQN160 | IC PLD ISP 128I/O 10NS 160PQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI2064E-200LT100 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2064V | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V High Density Programmable Logic |
| ISPLSI2064V-100LJ44 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V High Density Programmable Logic |
| ISPLSI2064V-100LJ44I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V High Density Programmable Logic |
| ISPLSI2064V-100LJ84 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V High Density Programmable Logic |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。