- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374355 > KM432C515 (SAMSUNG SEMICONDUCTOR CO. LTD.) 512K x 32Bit CMOS Quad CAS DRAM with EDO(512K x 32位CMOS四 CAS 動(dòng)態(tài)RAM(帶EDO模式)) PDF資料下載
參數(shù)資料
| 型號(hào)： | KM432C515 |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | 512K x 32Bit CMOS Quad CAS DRAM with EDO(512K x 32位CMOS四 CAS 動(dòng)態(tài)RAM(帶EDO模式)) |
| 中文描述： | 為512k × 32Bit的中科院的CMOS四路DRAM與江戶（512k × 32的位的CMOS四中科院動(dòng)態(tài)隨機(jī)存儲(chǔ)器（帶EDO公司模式）） |
| 文件頁(yè)數(shù)： | 6/21頁(yè) |
| 文件大?。?/td> | 361K |
| 代理商： | KM432C515 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)當(dāng)前第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)
CMOS DRAM
KM432C515, KM432V515
REV. 0.
Apr. 1998
AC CHARACTERISTICS
(Continued)
Note)
*1
: 5V only
Parameter
Symbol
-5
*1
-6
Units
Notes
Min
Max
Min
Max
Data set-up time
t
DS
0
0
ns
9
Data hold time
t
DH
t
REF
t
REF
t
WCS
t
CWD
t
RWD
t
AWD
t
CPWD
t
CSR
t
CHR
t
RPC
t
CPA
t
HPC
t
HPRWC
t
CP
t
RASP
t
RHCP
t
OEA
t
OED
t
OEZ
t
OEH
t
DOH
t
REZ
t
WEZ
t
WED
t
OCH
t
CHO
t
OEP
t
WPE
t
RASS
t
RPS
t
CHS
t
CLCH
8
10
ns
9
Refresh period (1K, Normal)
16
16
ms
Refresh period (L-ver)
128
128
ms
Write command set-up time
0
0
ns
7,16
CAS to W delay time
32
36
ns
7,14
RAS to W delay time
67
79
ns
7
Column address W delay time
42
49
ns
7
CAS precharge to W delay time
47
54
ns
7
CAS set-up time (CAS -before-RAS refresh)
5
5
ns
16
CAS hold time (CAS -before-RAS refresh)
10
10
ns
15
RAS to CAS precharge time
5
5
ns
16
Access time from CAS precharge
28
35
ns
3,15
Hyper Page mode cycle time
20
27
ns
12,19
Hyper Page read-modify-write cycle time
47
56
ns
12,19
CAS precharge time (Hyper Page cycle)
7
7
ns
20
RAS pulse width (Hyper Page cycle)
50
200K
60
200K
ns
RAS hold time from CAS precharge
30
35
ns
OE access time
13
15
ns
21
OE to data delay
13
15
ns
22
Output buffer turn off delay time from OE
3
13
3
15
ns
6
OE command hold time
13
15
ns
Output data hold time
5
5
ns
Output buffer turn off delay from RAS
3
13
3
15
ns
6,11
Output buffer turn off delay from W
3
13
3
15
ns
6
W to data delay
15
15
ns
OE to CAS hold time
5
5
ns
CAS hold time to OE
5
5
ns
OE precharge time
5
5
ns
W pulse width (Hyper Page Cycle)
5
5
ns
RAS pulse width (C-B-R self refresh)
100
100
us
25,26,27
RAS precharge time (C-B-R self refresh)
90
110
ns
25,26,27
CAS hold time (C-B-R self refresh)
-50
-50
ns
25,26,27
Hold time CAS low to CAS high
5
5
ns
13,24
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| KM432S2030B | 512K x 32Bit x 4 Banks Synchronous DRAM(512K x 32位 x 4 組同步動(dòng)態(tài)RAM) |
| KM432V515 | 512K x 32Bit CMOS Quad CAS DRAM with EDO(512K x 32位CMOS四 CAS 動(dòng)態(tài)RAM(帶EDO模式)) |
| KM4470 | Low Cost, +2.7V & +5V, Rail-to-Rail I/O Amplifiers |
| KM4170 | Low Cost, +2.7V & +5V, Rail-to-Rail I/O Amplifiers |
| KM4170IS5TR3 | Low Cost, +2.7V & +5V, Rail-to-Rail I/O Amplifiers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| KM432D5131TQ-G8 | 制造商:Samsung Semiconductor 功能描述: |
| KM432J | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:R. F. Molded Chokes |
| KM432S2030C | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:2M x 32 SDRAM 512K x 32bit x 4 Banks Synchronous DRAM LVTTL |
| KM432S2030CT-F10 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:2M x 32 SDRAM 512K x 32bit x 4 Banks Synchronous DRAM LVTTL |
| KM432S2030CT-F6 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:2M x 32 SDRAM 512K x 32bit x 4 Banks Synchronous DRAM LVTTL |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。