參數(shù)資料
型號： LAMXO640C-3TN100E
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 37/77頁
文件大?。?/td> 0K
描述： IC FPGA AUTO 640LUTS 100TQFP
標準包裝： 90
系列： LA-MachXO
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 4.9ns
電壓電源 - 內(nèi)部： 1.71 V ~ 3.465 V
宏單元數(shù)： 320
輸入/輸出數(shù)： 74
工作溫度： -40°C ~ 125°C
安裝類型： 表面貼裝
封裝/外殼： 100-LQFP
供應(yīng)商設(shè)備封裝： 100-TQFP（14x14）
包裝： 托盤
其它名稱： 220-1639
LAMXO640C-3TN100E-ND
3-16
DC and Switching Characteristics
Lattice Semiconductor
LA-MachXO Automotive Family Data Sheet
sysCLOCK PLL Timing
Over Recommended Operating Conditions
LA-MachXO “C” Sleep Mode Timing
Parameter
Descriptions
Conditions
Min.
Max.
Units
fIN
Input Clock Frequency (CLKI, CLKFB)
25
420
MHz
fOUT
Output Clock Frequency (CLKOP, CLKOS)
25
420
MHz
fOUT2
K-Divider Output Frequency (CLKOK)
0.195
210
MHz
fVCO
PLL VCO Frequency
420
840
MHz
fPFD
Phase Detector Input Frequency
25
—
MHz
AC Characteristics
tDT
Output Clock Duty Cycle
Default duty cycle selected
3
45
55
%
tPH
4
Output Phase Accuracy
—
0.05
UI
tOPJIT
1
Output Clock Period Jitter
Fout ≥ 100MHz
—
+/-120
ps
Fout < 100MHz
—
0.02
UIPP
tSK
Input Clock to Output Clock Skew
Divider ratio = integer
—
+/-200
ps
tW
Output Clock Pulse Width
At 90% or 10%
3
1—
ns
tLOCK
2
PLL Lock-in Time
—
150
s
tPA
Programmable Delay Unit
100
450
ps
tIPJIT
Input Clock Period Jitter
—
+/-200
ps
tFBKDLY
External Feedback Delay
—
10
ns
tHI
Input Clock High Time
90% to 90%
0.5
—
ns
tLO
Input Clock Low Time
10% to 10%
0.5
—
ns
tRST
RST Pulse Width
10
—
ns
1. Jitter sample is taken over 10,000 samples of the primary PLL output with a clean reference clock.
2. Output clock is valid after tLOCK for PLL reset and dynamic delay adjustment.
3. Using LVDS output buffers.
4. CLKOS as compared to CLKOP output.
Rev. A 0.19
Symbol
Parameter
Device
Min.
Typ.
Max
Units
tPWRDN
SLEEPN Low to Power Down
All
—
400
ns
tPWRUP
SLEEPN High to Power Up
LCMXO256
—
400
s
LCMXO640
—
600
s
tWSLEEPN
SLEEPN Pulse Width
All
400
—
ns
tWAWAKE
SLEEPN Pulse Rejection
All
—
100
ns
Rev. A 0.19
SLEEPN
tPWRUP
Power Down Mode
tPWRDN
tWSLEEPN or tWAWAKE
I/O
相關(guān)PDF資料
PDF描述
MAX8518EUB+T IC REG LDO ADJ 1A 10-UMAX
RCM12DRUS CONN EDGECARD 24POS DIP .156 SLD
GRM31CR60J226KE19L CAP CER 22UF 6.3V 10% X5R 1206
M4A5-64/32-7VI IC CPLD ISP 4A 64MC 44TQFP
MAX6469TA15BD3+T IC REG LDO 1.5V/ADJ .3A 8-TDFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LAMXO640C-3TN144E 功能描述:CPLD - 復(fù)雜可編程邏輯器件 Auto Grade (AEC-Q100 ) MachXO640C RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LAMXO640E 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LA-MachXO Automotive Family Data Sheet
LAMXO640E-3FTN256E 功能描述:CPLD - 復(fù)雜可編程邏輯器件 Auto Grade (AEC-Q100 ) MachXO640E RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LAMXO640E-3TN100E 功能描述:CPLD - 復(fù)雜可編程邏輯器件 Auto Grade (AEC-Q100 ) MachXO640E RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LAMXO640E-3TN144E 功能描述:CPLD - 復(fù)雜可編程邏輯器件 Auto Grade (AEC-Q100 ) MachXO640E RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*