- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19758 > LC5256MV-75FN256I (Lattice Semiconductor Corporation)IC CPLD 256MACROCELLS 256FPBGA PDF資料下載
參數(shù)資料
| 型號： | LC5256MV-75FN256I |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 29/99頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CPLD 256MACROCELLS 256FPBGA |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ispXPLD® 5000MV |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 7.5ns |
| 電壓電源 - 內(nèi)部： | 3 V ~ 3.6 V |
| 邏輯元件/邏輯塊數(shù)目： | 8 |
| 宏單元數(shù)： | 256 |
| 輸入/輸出數(shù)： | 141 |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-BGA |
| 供應(yīng)商設(shè)備封裝： | 256-FPBGA（17x17） |
| 包裝： | 托盤 |
| 其它名稱： | 220-1724 LC5256MV-75FN256I-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
31
Timing Model
The task of determining timing in a ispXPLD 5000MX device is relatively simple. The timing model show in
Figure 20 shows the specific delay paths. Once the implementation of a given function is determined either con-
ceptually or from the software report file, the delay path of a function can easily be determined from the timing
model. The Lattice design tools report the timing delays based on the same timing model. Note that internal timing
parameters are for reference only, and are not tested. The external timing parameters are tested and guaranteed
for every device.
Figure 20. ispXPLD 5000MX Timing Model Diagram
MC Reg.
t
BUF
t
IOO
t
EN
t
DIS
OUT
DATA
C.E.
S/R
Q
Feedback
t
PTCLK
t
BCLK
IN
t
GCLK _IN
t
IOI
GCLK
From Feedback
RST
OE
t
INREG
t
INDIO
Memory
Functions
t
PDi
t
PTSR
t
BSR
t
OSA
t
PTOE
t
SPTOE
t
GPTOE
t
IN
t
IOI
t
GOE
t
IOI
t
RST
t
IOI
t
PDb
CLK, CE and Reset Only
3
t
PLL _DELAY
t
PLL _SEC_DELAY
t
SUM
t
CICOMFB
tCICOMC
t
EXP
t
PTSA
t
FBK
CASC
t
ROUTE
t
t
BLA
Some paths not available in memory
mode. Refer to timing tables for details.
Path only available for
FIFO Flags
tROUTEMF
tGCLK
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GEM03DRTN | CONN EDGECARD 6POS DIP .156 SLD |
| F931D156MCC | CAP TANT 15UF 20V 20% 2312 |
| RBB60DHBD-S621 | EDGECARD 120POS DIP R/A .050 SLD |
| VE-26M-EV-F2 | CONVERTER MOD DC/DC 10V 150W |
| TAP335M035BRS | CAP TANT 3.3UF 35V 20% RADIAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LC5256MV-75FN484C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-75FN484I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-75FN672C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-75FN672I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-75Q208C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。