- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19758 > LC5256MV-75FN256I (Lattice Semiconductor Corporation)IC CPLD 256MACROCELLS 256FPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | LC5256MV-75FN256I |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 57/99頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC CPLD 256MACROCELLS 256FPBGA |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ispXPLD® 5000MV |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 7.5ns |
| 電壓電源 - 內(nèi)部： | 3 V ~ 3.6 V |
| 邏輯元件/邏輯塊數(shù)目： | 8 |
| 宏單元數(shù)： | 256 |
| 輸入/輸出數(shù)： | 141 |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-BGA |
| 供應(yīng)商設(shè)備封裝： | 256-FPBGA（17x17） |
| 包裝： | 托盤 |
| 其它名稱： | 220-1724 LC5256MV-75FN256I-ND |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)當(dāng)前第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
56
Global Clock LVDS pair options: GCLK0 and GCLK1, as well as GCLK2 and GCLK3, can be paired together to
receive differential clocks; where GCLK0 and GCLK3 are the positive LVDS inputs
3
51N
F2
E1
F1
F3
B8
3
51P
F0
E0
F0
F1
C8
0
52N
G30
G31
H31
G31
B7
0
52P
G28
G30
H30
G29
A7
-
GND
---
NC
0
53N
G26
G29
H29
G27
D7
0
53P
G24
G28
H28
G25
C7
0
54N
G22
G27
H27
G23
B6
-
VCCO0
-
VCCO0
0
54P
G21
G26
H26
-
E7
-
GND (Bank 0)
-
GND (Bank 0)
0
55N
G20
G25
H25
-
E6
0
55P
G18
G24
H24
G19
A6
0
56N
G16/VREF0
G3
H3
G17
A5
0
56P
G14
G2
H2
G15
A4
0
57N
G12
G23
H23
G13
B5
0
57P
G10
G22
H22
G11
A3
0
58N
G8
G21
H21
G9
B4
0
58P
G6
G20
H20
G7
B3
0
59N
G5
G19
H19
-
C5
0
59P
G4
G18
H18
-
C6
0
60N
G2
G1
H1
G3
D5
0
60P
G0
H0
G1
D6
-
VCCO0
-
VCCO0
-
GND (Bank 0)
-
GND (Bank 0)
ispXPLD 5256MX Logic Signal Connections (Continued)
sysIO Bank
LVDS Pair
Primary Macrocell/
Function
Alternate Outputs
Alternate Input
256 fpBGA
Ball Number
Macrocell 1
Macrocell 2
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GEM03DRTN | CONN EDGECARD 6POS DIP .156 SLD |
| F931D156MCC | CAP TANT 15UF 20V 20% 2312 |
| RBB60DHBD-S621 | EDGECARD 120POS DIP R/A .050 SLD |
| VE-26M-EV-F2 | CONVERTER MOD DC/DC 10V 150W |
| TAP335M035BRS | CAP TANT 3.3UF 35V 20% RADIAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LC5256MV-75FN484C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-75FN484I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-75FN672C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-75FN672I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-75Q208C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。