- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377801 > M13S128324A (Elite Semiconductor Memory Technology Inc.) 1M x 32 Bit x 4 Banks Double Data Rate SDRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | M13S128324A |
| 廠商： | Elite Semiconductor Memory Technology Inc. |
| 英文描述： | 1M x 32 Bit x 4 Banks Double Data Rate SDRAM |
| 中文描述： | 100萬× 32位× 4個(gè)銀行雙倍數(shù)據(jù)速率SDRAM |
| 文件頁數(shù)： | 8/49頁 |
| 文件大?。?/td> | 888K |
| 代理商： | M13S128324A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁
ES MT
M13S128324A
Elite Semiconductor Memory Technology Inc.
Publication Date : May. 2007
Revision : 1.8 8/49
AC Timing Parameter & Specifications-continued
-3.6
-4(CL3)
-4
-5
-6
Parameter
Symbol
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
Unit
Half Clock Period
t
HP
t
CL
min
or
t
CH
min
t
HP
-0.
4
-
t
CL
min
or
t
CH
min
t
HP
-0.
45
-
t
CL
min
or
t
CH
min
t
HP
-0.
45
-
t
CL
min
or
t
CH
min
t
HP
-0.
45
-
t
CL
min
or
t
CH
min
t
HP
-0.
5
-
ns
DQ-DQS output hold time
t
QH
-
-
-
-
-
ns
ACTIVE to PRECHARGE
command
t
RAS
11
120K
ns
10
120K
ns
10
120K
ns
8
120K
ns
7
120K
ns
t
CK
Row Cycle Time
t
RC
16
-
15
-
15
-
12
-
10
-
t
CK
AUTO REFRESH Row Cycle
Time
t
RFC
18
-
17
-
17
-
14
-
12
-
t
CK
ACTIVE to READ,WRITE
delay
t
RCD
5
-
5
-
5
-
4
-
3
-
t
CK
PRECHARGE command
period
t
RP
4
-
4
-
4
-
4
-
3
-
t
CK
ACTIVE to READ with
AUTOPRECHARGE
command
t
RAP
4
-
4
-
4
-
4
-
3
-
t
CK
ACTIVE bank A to ACTIVE
bank B command
t
RRD
3
-
3
-
3
-
2
-
2
-
t
CK
Write recovery time
t
WR
15
-
15
-
15
-
15
-
15
-
ns
Write data in to READ
command delay
t
WTR
2
-
2
-
2
-
2
-
2
-
t
CK
Col. Address to Col. Address
delay
t
CCD
1
-
1
-
1
-
1
-
1
-
t
CK
Average periodic refresh
interval
t
REFI
-
7.8
-
7.8
-
7.8
-
7.8
-
7.8
us
Write preamble
t
WPRE
0.25
-
0.25
-
0.25
-
0.25
-
0.25
-
t
CK
Write postamble
t
WPST
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
t
CK
DQS read preamble
t
RPRE
0.9
1.1
0.9
1.1
0.9
1.1
0.9
1.1
0.9
1.1
t
CK
DQS read postamble
t
RPST
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
0.4
0.6
t
CK
Clock to DQS write preamble
setup time
t
WPRES
0
-
0
-
0
-
0
-
0
-
ns
Load Mode Register /
Extended Mode register
cycle time
t
MRD
2
-
2
-
2
-
2
-
2
-
t
CK
Exit self refresh to READ
command
t
XSRD
200
-
200
-
200
-
200
-
200
-
t
CK
Exit self refresh to
non-READ command
t
XSNR
75
-
75
-
75
-
75
-
75
-
ns
Autoprecharge write
recovery+Precharge time
t
DAL
(t
WR
/t
C
K
)
+(t
RP
/t
CK
)
-
(t
WR
/t
C
K
)
+(t
RP
/t
CK
)
-
(t
WR
/t
C
K
)
+(t
RP
/t
CK
)
-
(t
WR
/t
C
K
) +
(t
RP
/t
C
K
)
-
(t
WR
/t
C
K
)
+(t
RP
/t
CK
)
-
t
CK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M13S2561616A | 4M x 16 Bit x 4 Banks Double Data Rate SDRAM |
| M13S2561616A-4TG | 4M x 16 Bit x 4 Banks Double Data Rate SDRAM |
| M13S2561616A-5TG | 4M x 16 Bit x 4 Banks Double Data Rate SDRAM |
| M13S2561616A-6TG | 4M x 16 Bit x 4 Banks Double Data Rate SDRAM |
| M13S256328A | 2M x 32 Bit x 4 Banks Double Data Rate SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M13S128324A_09 | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:1M x 32 Bit x 4 Banks Double Data Rate SDRAM |
| M13S128324A_1 | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:1M x 32 Bit x 4 Banks Double Data Rate SDRAM |
| M13S128324A-3.6BG | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:1M x 32 Bit x 4 Banks Double Data Rate SDRAM |
| M13S128324A-4BG | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:1M x 32 Bit x 4 Banks Double Data Rate SDRAM |
| M13S128324A-4LG | 制造商:ESMT 制造商全稱:Elite Semiconductor Memory Technology Inc. 功能描述:1M x 32 Bit x 4 Banks Double Data Rate SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。