3/65
M58LW128A, M58LW128B
Table 4. Address Latch Cycle for Optimum Pipelined Synchronous Burst Read . . . . . . . . . . . . . 17
Figure 7. Synchronous Burst Read Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Figure 8. Example Synchronous Pipelined Burst Read Operation . . . . . . . . . . . . . . . . . . . . . . . . 18
Figure 9. Example Burst Address Advance and Burst Abort operations. . . . . . . . . . . . . . . . . . . . 19
Burst Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . . . .... . . . .... .... .. 20
Read Select Bit (M15) . . . . . . . . . . .... .... .. .. .. . . ... .. .. ... .. . . . . . ... . . . . .... . . .. . 20
X-Latency Bits (M14-M11). . . . . . . . . . . . . . .... . . . ... . . . . . . . . .... . . . .... ... . .... . . .. . 20
Y-Latency Bit (M9). . . . .... .. .. . . . . . . .... .. .. .. .. ... .. . . . . .... . . . . . . . . . . ... .. ... .20
Valid Data Ready Bit (M8). . . . . . . . . . ... .. . ... . . . . . . . . . .... .. .. . . . . . ... .. .... . ... .. 20
Burst Type Bit (M7).. . . ... ... . . . . . . . . . . . . . . . . . . . . . . ... . . . .... . ... .. .. .. .... . . . . .. 20
Valid Clock Edge Bit (M6).. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... .. . . ... .. . .... . 20
Latch Enable Bit (M3) . .... ... . . . . . . . . . . . . . . . . . . . ... ... . . . .... .... .. . . .. . . . . . ... .20
Burst Length Bit (M2-M0). . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . . . . . . . . ... .20
Table 5. Burst Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . ... . . . . ... .. . . .... .. 21
Table 6. Burst Type Definition (x16 Bus Width). . .... .. . . ... . ... .. .. ... ... . ... .. .. .. . . 22
Table 7. Burst Type Definition (x32 Bus Width). . .... .. . . ... . ... .. .. ... ... . ... .. .. .. . . 22
Table 8. Burst Performance. . . .... .. .. ... .. .. ... ... . .... . . . . . . . . . . . . . . .... .. . . . . . 23
COMMAND INTERFACE . . . . . . . . . . . . . .... ... .... .. .. ... ... . .... . . . .... . . . . . . . . .... . 24
Read Memory Array Command. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Read Electronic Signature Command . . . . . . . . . . . . . . . . . . . . . . . .... . . . .... . . . . . . . . . . . . . 24
Read Query Command.. . . . . . . . . .... . . . .... . . . . . . . . ... . ... .. . . ... ... .... ... . ... .. 24
Read Status Register Command. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... ... .. .. ... .. .. ..24
Clear Status Register Command. . . . . . . . . . . . . . . . . . . . . . . . . . . .... .. . . .. .. .. .... . ... .. 24
Block Erase Command . . . . . . . . . . . . ... .. . . ... .. . ... . . .... .. .. . . . . . ... ... . . . . . . . ..24
Write to Buffer and Program Command. . . . .... . . . . .. .. .. . . . . ..... ... ... . . . .... . . . . ..24
Program/Erase Suspend Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... .. .. .. ...25
Program/Erase Resume Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . . .. . 25
Set Burst Configuration Register Command. .... . . .. .. .. .. .. . . . . . . . . .... .... .. .. .. ...25
Block Protect Command.. . . . . . . . . . . . . . . . . . . . . . . . . . .... . . . .... . ... . . . .... .. .. .. . . . 26
Blocks Unprotect Command..... .. . ... . . . . . .... ... .. . . . ... ... ... .. . ... . . . . . ... .. ..26
Table 9. Commands . . . . . . . . . . . . . . . .... .. .. . . . . . . . . . . . ... .. . . . . .... .... ... .... . 27
Table 10. Read Electronic Signature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Table 11. Program, Erase Times and Program Erase Endurance Cycles . . . . . . . . . .... . ... . 28
STATUS REGISTER . . . . . . . . . . . . . . . . . . . . . . . . .... .. . . ... ... .. . . . . . . . . .. .... .. .. .. . . . 29
Program/Erase Controller Status (Bit 7) .... .. .. .. ... . . . . . . . . .... . . . .... ... . .... . . .. .29
Erase Suspend Status (Bit 6) . . . . .... . . . .... . ... .. . . ... . . . .... . ... .. .. .. .... .... .. 29
Erase Status (Bit 5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... .. .. .. . . . 29
Program Status (Bit 4). . . . . . ... .. . . ... .. . . ... .. . . . ... .... ... ... .. . ... . . . . . . . . . . . . 29
VPP Status (Bit 3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . . ... . . . . ... .. ... .. .. ..30
Program Suspend Status (Bit 2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... .. .. .. . . . 30
Block Protection Status (Bit 1). . . . . . . . . . . .... . . . . . . . . ... . ... .. . . . . .... . . . .... . . . . ..30
Reserved (Bit 0). .... . . . .... . . . .... .... .. .. .. ... .. .. .. ... .. . .... . . ... . . . . ... .. ..30
Table 12. Status Register Bits . . . . . . . . . . . . . . . .... .. .. .. . . ... .. . . . . .... . ... .. .. .. . . 31