- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69019 > MB89P195APF-201 8-BIT, OTPROM, 4.2 MHz, MICROCONTROLLER, PDSO28 PDF資料下載
參數(shù)資料
| 型號： | MB89P195APF-201 |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 4.2 MHz, MICROCONTROLLER, PDSO28 |
| 封裝： | 8.60 X 17.75 MM, 1.27 MM PITCH, PLASTIC, SOP-28 |
| 文件頁數(shù)： | 102/256頁 |
| 文件大?。?/td> | 1811K |
| 代理商： | MB89P195APF-201 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁當前第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁
10-12 Chapter 10 External Interrupt Circuit 1 (Edge)
MB89190/190A series
10.
5 Interruptfor ExternalInterruptCircuit1
The interrupt factor for the external interrupt circuit 1 is the detection of the
specified edge of the signal input to the external interrupt pin.
T Interrupt when external interrupt circuit 1 operating
When the specified edge of the external interrupt input is detected, the corresponding external interrupt
request flag bit (EIC1, EIC2: EIR0 to EIR2) is set to 1. At this point, when the corresponding interrupt
request enable bit is Enable (EIC1, EIC2: EIE0 to EIE2 = 1), an interrupt request (IRQ0 to IRQ2) to the
CPU occurs. Write 0 to the external interrupt request flag bit of the corresponding interrupt-processing
routine to clear the interrupt request.
Check:
When no edge detection is selected using the edge detection selection bit, the input at this point is held
before the internal edge detection section. Consequently, if an edge is selected with that specification
in effect, an edge may be detected to set the external interrupt request flag bit to 1.
When enabling the interrupt (EIC1, EIC2: EIE0 to EIE2 = 1) after canceling the reset, always clear
(EIR0 to EIR2 = 0) the external interrupt flag bit. Also, control cannot be returned from the interrupt
processing when the external interrupt request flag bit is 1 and the interrupt request enable bit is
Enable. Always clear the external interrupt request flag bit during operation of the interrupt-processing
routine.
Remarks:
When no edge detection is selected, edge selection is performed with the interrupt request output
disabled. After this, always clear the external interrupt request flag bit.
The external interrupt request flag bit is set when the edge polarity matches irrespective of the value of
the interrupt request enable bits (EIE0 to EIE2).
Cancellation of the Stop mode due to an interrupt is only possible for external interrupt circuits 1 and 2.
The interrupt request occurs immediately when the interrupt request enable bit is changed from Disable
to Enable (0
→ 1) with the external interrupt request flag bit set to 1.
T Registers and vector table related to interrupt for external interrupt circuit 1
Table 10-5 Registers and Vector Table Related to Interrupt for External Interrupt Circuit 1
Interrupt level setting register
Vector table address
Interrupt
name
Register
Bits to set
Higher order
Lower order
IRQ0
L01 (bit 1)
L00 (bit 0)
FFFAH
FFFBH
IRQ1
L11 (bit 3)
L10 (bit 2)
FFF8H
FFF9H
IRQ2
ILR1 (007CH)
L21 (bit 5)
L20 (bit 4)
FFF6H
FFF7H
Reference: For the interrupt operation, see
Section 3.4.2.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB89P195AP-201 | 8-BIT, OTPROM, 4.2 MHz, MICROCONTROLLER, PDIP28 |
| MB89P195PF-100 | 8-BIT, OTPROM, 4.2 MHz, MICROCONTROLLER, PDSO28 |
| MB89P558A-201PFV | 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP100 |
| MB89P558A-201PFT | 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP100 |
| MB89P558A-202PFV | 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB89P195P-101 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89P195PF-101 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89P1A | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89P475 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89P475-101PFM | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
發(fā)布緊急采購，3分鐘左右您將得到回復。