- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69019 > MB89P195APF-201 8-BIT, OTPROM, 4.2 MHz, MICROCONTROLLER, PDSO28 PDF資料下載
參數(shù)資料
| 型號： | MB89P195APF-201 |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 4.2 MHz, MICROCONTROLLER, PDSO28 |
| 封裝： | 8.60 X 17.75 MM, 1.27 MM PITCH, PLASTIC, SOP-28 |
| 文件頁數(shù)： | 204/256頁 |
| 文件大?。?/td> | 1811K |
| 代理商： | MB89P195APF-201 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁當前第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁
MB89190/190A series
Chapter 3 CPU
3-19
3.4 Interrupts
3.4.3 Multiple Interrupts
Multiple interrupts can be performed by setting different interrupt levels in the in-
terrupt level setting registers (ILR1, 2, 3) when two or more interrupt requests are
issued from the resource function.
T Multiple interrupts
When an interrupt request with a higher interrupt level occurs during execution of the interrupt-processing
routine, the current interrupt processing is suspended and the higher-level interrupt request is accepted.
The interrupt level that can be set is 1 to 3. When level 3 is set, the CPU does not accept the interrupt
request.
Example of multiple interrupts
As an example of a multiple interrupt, it is assumed that external interrupt is preferred to timer
interrupt; the timer interrupt level is set to 2, and the external interrupt level set to 1. Under this
condition, when an external interrupt occurs during timer interrupt processing, the processing shown in
Figure 3.4.3 is performed.
Fig. 3.4.3 Multiple Interrupt
– During timer interrupt processing, the interrupt level bits of the condition code register (CCR: IL1, 0)
are the same (2 in above example) as the value of the interrupt level setting registers (ILR1, 2, 3)
associated with the timer interrupt. At this point, when an interrupt request with a higher interrupt
level (1 in above example) occurs, that interrupt processing is preferred.
– To temporarily disable multiple interrupts during timer interrupt processing, the interrupt enable flag
in the condition code register is set to Disable (CCR: I = 0), or the interrupt level bits (IL1, 0) are set
to 00B.
– When interrupt processing terminates and the interrupt return instruction (
RETI) is executed, the
value of the program counter (PC) and the program status (PS) saved in the stack is returned,
returning control to processing of the interrupted program.
– The condition code register (CCR) becomes the value before the interrupt when the program status
(PS) is returned.
Occurrence of timer
interrupt
Main program
Initialization of
resource(s)
Timer Interrupt processing
External interrupt
processing
Occurrence
of external
interrupt
External interrupt
processing
Return to external
interrupt
Timer Interrupt
processing
Return to timer interrupt
Restart of main program
Suspend
Restart
Interrupt level 2
(CCR: IL1, 0 = 10)
Interrupt level 1
(CCR: IL1, 0 =
01)
(1)
(3)
(4)
(2)
(8)
(6)
(7)
(5)
相關PDF資料 |
PDF描述 |
|---|---|
| MB89P195AP-201 | 8-BIT, OTPROM, 4.2 MHz, MICROCONTROLLER, PDIP28 |
| MB89P195PF-100 | 8-BIT, OTPROM, 4.2 MHz, MICROCONTROLLER, PDSO28 |
| MB89P558A-201PFV | 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP100 |
| MB89P558A-201PFT | 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP100 |
| MB89P558A-202PFV | 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP100 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MB89P195P-101 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89P195PF-101 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89P1A | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89P475 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
| MB89P475-101PFM | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:8-bit Proprietary Microcontroller |
發(fā)布緊急采購，3分鐘左右您將得到回復。