Advance Information
MC68HC912B32 MC68HC12BE32 — Rev. 3.0
304
Byte Data Link Communications (BDLC)
MOTOROLA
Byte Data Link Communications (BDLC)
15.8.3
15.8.3.1
15.8.3.2
15.8.3.3
15.8.3.4
15.8.3.5
15.8.3.6
15.8.3.7
15.8.3.8
15.8.3.9
15.8.4
15.8.4.1
15.8.4.2
15.8.4.3
15.8.4.4
15.8.4.5
15.8.4.6
15.8.4.7
15.8.4.8
15.8.4.9
15.8.4.10
15.8.4.11
15.8.5
15.9
15.9.1
15.9.2
15.9.3
15.9.4
15.9.5
15.9.5.1
15.9.5.2
15.9.5.3
15.9.5.4
15.9.5.5
15.10 BDLC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .332
15.10.1 BDLC Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . .333
15.10.2 BDLC Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . .335
15.10.3 BDLC State Vector Register. . . . . . . . . . . . . . . . . . . . . . . .342
J1850 VPW Symbols . . . . . . . . . . . . . . . . . . . . . . . . . . . . .318
Logic 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
Logic 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .320
Normalization Bit (NB) . . . . . . . . . . . . . . . . . . . . . . . . . .320
Break Signal (BREAK). . . . . . . . . . . . . . . . . . . . . . . . . .320
Start-of-Frame Symbol (SOF) . . . . . . . . . . . . . . . . . . . .320
End-of-Data Symbol (EOD) . . . . . . . . . . . . . . . . . . . . . .320
End-of-Frame Symbol (EOF). . . . . . . . . . . . . . . . . . . . .320
Inter-Frame Separation Symbol (IFS) . . . . . . . . . . . . . .321
Idle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .321
J1850 VPW Valid/Invalid Bits and Symbols . . . . . . . . . . . .321
Invalid Passive Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . .322
Valid Passive Logic 0. . . . . . . . . . . . . . . . . . . . . . . . . . .322
Valid Passive Logic 1. . . . . . . . . . . . . . . . . . . . . . . . . . .322
Valid EOD Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . .323
Valid EOF and IFS Symbols . . . . . . . . . . . . . . . . . . . . .323
Idle Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .324
Invalid Active Bit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .324
Valid Active Logic 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . .324
Valid Active Logic 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . .324
Valid SOF Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . .324
Valid BREAK Symbol. . . . . . . . . . . . . . . . . . . . . . . . . . .324
Message Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .326
BDLC Protocol Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . .327
Protocol Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . .328
Rx and Tx Shift Registers. . . . . . . . . . . . . . . . . . . . . . . . . .328
Rx and Tx Shadow Registers. . . . . . . . . . . . . . . . . . . . . . .329
Digital Loopback Multiplexer . . . . . . . . . . . . . . . . . . . . . . .329
State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329
4X Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329
Receiving a Message in Block Mode. . . . . . . . . . . . . . .330
Transmitting a Message in Block Mode. . . . . . . . . . . . .330
J1850 Bus Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .330
Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .332