- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄3788 > MCIMX258CVM4 (Freescale Semiconductor)IC MPU I.MX25 IND 400MAPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | MCIMX258CVM4 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 117/153頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU I.MX25 IND 400MAPBGA |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | i.MX25 |
| 核心處理器： | ARM9 |
| 芯體尺寸： | 32-位 |
| 速度： | 400MHz |
| 連通性： | 1 線，CAN，EBI/EMI，以太網(wǎng)，I²C，MMC，智能卡，SPI，SSI，UART/USART，USB OTG |
| 外圍設(shè)備： | DMA，I²S，LCD，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 128 |
| 程序存儲(chǔ)器類型： | 外部程序存儲(chǔ)器 |
| RAM 容量： | 144K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.15 V ~ 1.52 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 3x12b |
| 振蕩器型： | 外部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 400-LFBGA |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁當(dāng)前第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁
i.MX25 Applications Processor for Consumer and Industrial Products, Rev. 10
66
Freescale Semiconductor
3.7.6.2
NAND Flash Controller (NFC) Timing
The i.MX25 NFC supports normal timing mode, using two Flash clock cycles for one access of RE and
WE. AC timings are provided as multiplications of the clock cycle and fixed delay. Figure 34 through
Figure 37 depicts the relative timing between NFC signals at the module level for different operations
under normal mode. Table 55 describes the timing parameters (NF1–NF17) that are shown in the figures.
Figure 34. Command Latch Cycle Timing Diagram
Figure 35. Address Latch Cycle Timing Diagram
2 SDRAM CLK and DQS-related parameters are measured from the 50% point. That is, high is defined as 50% of the signal
value, and low is defined as 50% of the signal value. DDR SDRAM CLK parameters are measured at the crossing point of
SDCLK and SDCLK (inverted clock).
3 The value was calculated for an SDCLK frequency of 133 MHz, by the formula tQH = tHP – tQHS = min. (tCL,tCH) – tQHS =
0.45*tCK – tQHS = 0.45 * 7.5 – 0.45 = 2.925 ns
NFCLE
NFCE
NFWE
NFALE
NFIO[7:0]
Command
NF9
NF8
NF1
NF2
NF5
NF3
NF4
NF6
NF7
NFCLE
NFCE
NFWE
NFALE
NFIO[7:0]
Address
NF9
NF8
NF1
NF5
NF3
NF4
NF6
NF11
NF10
NF7
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MCIMX257DVM4 | IC MPU I.MX25 COMM 400MAPBGA |
| MCIMX257CVM4 | IC MPU I.MX25 IND 400MAPBGA |
| 1061541121 | ADPT OPT MULTIMODE SC-ST BEIGE |
| S9S08DN32F1MLH | IC MCU 8BIT 32KB FLASH 64LQFP |
| S9S08DN32F1MLF | IC MCU 8BIT 32KB FLASH 48LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MCIMX25LPDK | 制造商:Freescale Semiconductor 功能描述:PRODUCT DEVELOPMENT KIT FOR THE I MX25 APPLICATIONS PROCESSO - Boxed Product (Development Kits) 制造商:Freescale Semiconductor 功能描述:KIT DEV I.MX25 FOR LINUX 制造商:Freescale 功能描述:Product Development Kit For The I.MX25 Applications Processor |
| MCIMX25LPDKJ | 功能描述:開發(fā)板和工具包 - ARM HARDWARE RoHS:否 制造商:Arduino 產(chǎn)品:Development Boards 工具用于評(píng)估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V |
| MCIMX25LPDKJ | 制造商:Freescale Semiconductor 功能描述:; LEADED PROCESS COMPATIBLE:YES; PEAK RE |
| MCIMX25PDKCPUJ | 功能描述:開發(fā)板和工具包 - ARM CPU BD, MX25, LINUXJ RoHS:否 制造商:Arduino 產(chǎn)品:Development Boards 工具用于評(píng)估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V |
| MCIMX25WPDK | 功能描述:開發(fā)板和工具包 - ARM MCIMX25 PDK ForLINUX RoHS:否 制造商:Arduino 產(chǎn)品:Development Boards 工具用于評(píng)估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。