- 您現在的位置：買賣IC網 > PDF目錄378049 > PEF20542 (INFINEON TECHNOLOGIES AG) 2 Channel Serial Optimized Communication Controller with DMA PDF資料下載
參數資料
| 型號： | PEF20542 |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 2 Channel Serial Optimized Communication Controller with DMA |
| 中文描述： | 2通道串行通信控制器的優(yōu)化與DMA |
| 文件頁數： | 263/300頁 |
| 文件大小： | 3878K |
| 代理商： | PEF20542 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁當前第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁
PEB 20542
PEF 20542
Programming
Data Sheet
263
2000-09-14
6.3
Internal DMA Mode
The following table provides a definition of terms used in this chapter to describe the
operation of the DMA controller.
6.3.1
Data Transmission (DMA Controlled)
Standard Transfer Mode:
Any packet transmission is prepared by writing the transmit buffer start address into
registers
TBADDR1L
/M/H and the packet size in number of bytes to registers
XBC1L
/
XBC1H
.
Now there are two possible scenarios:
If the prepared transmit buffer in memory contains a complete packet, the start
command for DMA transmission is issued by setting bits
’
XF
’
and
’
XME
’
in register
XBC1H
to
’
1
’
. The DMA controller will request the external bus and then read transmit
data beginning at address TBADDR1. The data is immediately transferred into the
XFIFO. After the last byte has been transmitted, the protocol machine appends the
Table 17
DMA Terminology
Packet
A "Packet" is a connected block of data bytes. This can be
an HDLC/PPP frame as well as a number of ASYNC/
BISYNC characters up to a specific limit (received
termination character,
CMDRH
:RFRD command). If a
receive status byte (
RSTA
) is attached to data bytes, it is
also considered as part of the packet.
A "Buffer" is a limited space in memory that is reserved for
DMA reception/transmission. Every time the DMA
controller completes a buffer transfer, it notifies the CPU
with an appropriate interrupt.
A packet can go into one single buffer, or it can go
fragmented into multiple buffers.
A "Block" is the amount of data that is transfered from the
memory to the XFIFO (transmit DMA transfer) or from the
RFIFO to the memory. In HDLC/PPP modes the block size
is 32 bytes by default. It can be lowered with the receive
FIFO threshold in register
CCR3H
, bit field
’
RFTH(1..0)
’
.
A "Bus Cycle" corresponds to a single byte/word transfer.
Multiple bus cycles make up a block transfer.
A "DMA Transfer" is the movement of complete buffers
and/or packets between the XFIFO/RFIFO and the
memory.
Buffer
Block
Bus Cycle
DMA Transfer
相關PDF資料 |
PDF描述 |
|---|---|
| PEB20542 | 2 Channel Serial Optimized Communication Controller with DMA |
| PEF20550 | ICs for Communications |
| PEB20550 | ICs for Communications |
| PEF20570 | DSP Embedded Line and Port Interface Controller |
| PEF20571 | DSP Embedded Line and Port Interface Controller |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PEF20542FV1.3 | 功能描述:網絡控制器與處理器 IC T/E RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| PEF20542FV13XP | 制造商:Lantiq 功能描述:Communication Controller 144-Pin TQFP |
| PEF2054-N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCM， Other/Special/Miscellaneous |
| PEF2054NV1.0 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| PEF2054NV1.0EPICS | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。