- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370005 > PLDC20G10B (Cypress Semiconductor Corp.) CMOS Generic 24-Pin Reprogrammable Logic Device PDF資料下載
參數(shù)資料
| 型號(hào)： | PLDC20G10B |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | CMOS Generic 24-Pin Reprogrammable Logic Device |
| 中文描述： | 的CMOS通用24引腳可編程邏輯器件 |
| 文件頁(yè)數(shù)： | 14/14頁(yè) |
| 文件大小： | 393K |
| 代理商： | PLDC20G10B |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)當(dāng)前第14頁(yè)
USE ULTRA37000 FOR
ALL NEW DESIGNS
PLDC20G10B
PLDC20G10
Document #: 38-03010 Rev. *A
Page 14 of 14
Document History Page
Document Title: PLDC20G10B/PLDC20G10 CMOS Generic 24-Pin Reprogrammable Logic Device
Document Number: 38-03010
Orig. of
Change
**
106292
04/25/01
SZV
*A
213375
See ECN
FSG
REV.
ECN NO.
Issue Date
Description of Change
Change from Spec number: 38-00019 to 38-03010
Added note to title page: “Use Ultra37000 For All New Designs”
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PLDC20RA10 | Reprogrammable Asynchronous CMOS Logic Device(重復(fù)編程異步CMOS邏輯器件) |
| PLF8577C | LCD direct/duplex driver with I2C-bus interface |
| PLL0930A | PHASE LOCKED LOOP |
| PLL1000A | PHASE LOCKED LOOP |
| PLL103-02 | DDR SDRAM Buffer for Desktop PCs with 4 DDR DIMMS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PLDC20G10B-15HC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP PLD |
| PLDC20G10B-15JC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP PLD |
| PLDC20G10B-15JI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP PLD |
| PLDC20G10B-15PC | 制造商:Cypress Semiconductor 功能描述:SPLD PLDC20G10B Family 10 Macro Cells 62.5MHz CMOS Technology 5V 24-Pin PDIP 制造商:Cypress Semiconductor 功能描述:SPLD PLDC20G10B Family 10 Macro Cells 62.5MHz 5V 24-Pin PDIP |
| PLDC20G10B-15PI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP PLD |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。