- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1966 > PPC5604BCLL64 (Freescale Semiconductor)MCU 32BIT 512K 64MHZ PDF資料下載
參數(shù)資料
| 型號： | PPC5604BCLL64 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 87/109頁 |
| 文件大?。?/td> | 0K |
| 描述： | MCU 32BIT 512K 64MHZ |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | MPC56xx Qorivva |
| 核心處理器： | e200z0h |
| 芯體尺寸： | 32-位 |
| 速度： | 64MHz |
| 連通性： | CAN，I²C，LIN，SCI，SPI |
| 外圍設(shè)備： | POR，PWM，WDT |
| 輸入/輸出數(shù)： | 79 |
| 程序存儲器容量： | 512KB（512K x 8） |
| 程序存儲器類型： | 閃存 |
| EEPROM 大?。?/td> | 4K x 16 |
| RAM 容量： | 32K x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 3 V ~ 3.6 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 28x10b |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 100-LQFP |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁當(dāng)前第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁
Pack
age
p
ino
uts
an
d
sign
al
d
es
cription
s
MPC5
604B
/C
Mic
ro
con
tro
ller
Da
ta
Sh
eet,
Re
v.
11
.1
Fre
escale
Se
mi
condu
cto
r
79
10
tHI
SR D Data hold time for inputs
Master mode
0
—
0
—
ns
Slave mode
26
——
——
11
tSUO7
CC D Data valid after SCK edge Master mode
—
32
—
50
ns
Slave mode
—
52
—
160
12
tHO7
CC D Data hold time for outputs Master mode
0
—
0
—
ns
Slave mode
8
—
13
—
1 Operating conditions: CL = 10 to 50 pF, SlewIN = 3.5 to 15 ns.
2 Maximum value is reached when CSn pad is configured as SLOW pad while SCK pad is configured as MEDIUM. A positive value means that SCK
starts before CSn is asserted. DSPI2 has only SLOW SCK available.
3 Maximum value is reached when CSn pad is configured as MEDIUM pad while SCK pad is configured as SLOW. A positive value means that CSn is
deasserted before SCK. DSPI0 and DSPI1 have only MEDIUM SCK available.
4 The tCSC delay value is configurable through a register. When configuring tCSC (using PCSSCK and CSSCK fields in DSPI_CTARx registers), delay
between internal CS and internal SCK must be higher than
tCSC to ensure positive tCSCext.
5 The tASC delay value is configurable through a register. When configuring tASC (using PASC and ASC fields in DSPI_CTARx registers), delay between
internal CS and internal SCK must be higher than
tASC to ensure positive tASCext.
6 This delay value corresponds to SMPL_PT = 00b which is bit field 9 and 8 of the DSPI_MCR.
7 SCK and SOUT configured as MEDIUM pad
Table 46. DSPI characteristics1 (continued)
No.
Symbol
C
Parameter
DSPI0/DSPI1
DSPI2
Unit
Min
Typ
Max
Min
Typ
Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PPC5606BCLU64 | MCU 32BIT 1M 64MHZ |
| PPC8309VMAGDCA | MPU POWERQUICC II PRO 489-MAP |
| PS302CSA | IC SWITCH SPST 8SOIC |
| PS321CPA | IC SWITCH DUAL SPST 8DIP |
| PS323CUAEX | IC ANLG SW SPST DUAL NO 8-MSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PPC5604BCLQ64 | 制造商:Freescale Semiconductor 功能描述:BOL 512K 3 CAN 64MHZ - Bulk |
| PPC5604BECLQ | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontroller |
| PPC5604BECLU | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontroller |
| PPC5604BECMG | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontroller |
| PPC5604BEF1MLL | 制造商:Freescale Semiconductor 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。