參數(shù)資料
型號： SAA7108E
廠商： NXP SEMICONDUCTORS
元件分類： 消費家電
英文描述： PC-CODEC
中文描述： SPECIALTY CONSUMER CIRCUIT, PBGA156
封裝： 15 X 15 MM, 1.15 MM HEIGHT, PLASTIC, SOT-472-1, BGA-156
文件頁數(shù)： 19/202頁
文件大?。?/td> 983K
代理商： SAA7108E
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁
2004 Mar 16
19
Philips Semiconductors
Product specification
PC-CODEC
SAA7108E; SAA7109E
8.1
Reset conditions
To activate the reset a pulse at least of 2 crystal clocks
duration is required.
During reset (RESET = LOW) plus an extra 32 crystal
clock periods, FSVGC, VSVGC, CBO, HSVGC and
TTX_SRES are set to input mode and HSM_CSYNC and
VSM are set to 3-state. A reset also forces the I
2
C-bus
interface to abort any running bus transfer and sets it into
receive condition.
After reset, the state of the I/Os and other functions is
defined by the strapping pins until an I
2
C-bus access
redefines the corresponding registers; see Table 2.
Table 2
Strapping pins
8.2
Input formatter
The input formatter converts all accepted PD input data
formats, either RGB or Y-C
B
-C
R
, to a common internal
RGB or Y-C
B
-C
R
data stream.
When double-edge clocking is used, the data is internally
split into portions PPD1 and PPD2. The clock edge
assignment must be set according to the I
2
C-bus control
bits EDGE1 and EDGE2 for correct operation.
If Y-C
B
-C
R
is being applied as a 27 Mbyte/s data stream,
the output of the input formatter can be used directly to
feed the video encoder block.
8.3
RGB LUT
The three 256-byte RAMs of this block can be addressed
by three 8-bit wide signals, thus it can be used to build any
transformation, e.g. a gamma correction for RGB signals.
In the event that the indexed colour data is applied, the
RAMs are addressed in parallel.
The LUTs can either be loaded by an I
2
C-bus write access
or can be part of the pixel data input through the PD port.
Inthelattercase,256
×
3bytesfortheR, Gand B LUTare
expected at the beginning of the input video line, two lines
before the line that has been defined as first active line,
until the middle of the line immediately preceding the first
active line. The first 3 bytes represent the first RGB LUT
data, and so on.
8.4
Cursor insertion
A 32
×
32 dots cursor can be overlaid as an option; the bit
map of the cursor can be uploaded by an I
2
C-bus write
access to specific registers or in the pixel data input via the
PDport.Inthelattercasethe256 bytesdefiningthecursor
bit map (2 bits per pixel) are expected immediately
following the last RGB LUT data in the line preceding the
first active line.
The cursor bit map is set up as follows: each pixel
occupies 2 bits. The meaning of these bits depends on the
CMODE I
2
C-bus register as described in Table 5.
Transparent means that the input pixels are passed
through, the ‘cursor colours’ can be programmed in
separate registers.
The bit map is stored with 4 pixels per byte, aligned to the
least significant bit. So the first pixel is in bits 0 and 1, the
next pixel in bits 3 and 4 and so on. The first index is the
column, followed by the row; index 0,0 is the upper left
corner.
Table 3
Layout of a byte in the cursor bit map
For each direction, there are 2 registers controlling the
position of the cursor, one controls the position of the
‘hot spot’, the other register controls the insertion position.
The hot spot is the ‘tip’ of the pointer arrow.
PIN
TIED
PRESET
FSVGC (pin G1)
LOW
NTSC M encoding, PIXCLK
fits to 640
×
480 graphics
input
HIGH PAL B/G encoding, PIXCLK
fits to 640
×
480 graphics
input
LOW
4 : 2 : 2 Y-C
B
-C
R
graphics
input (format 0)
HIGH 4 : 4 : 4 RGB graphics input
(format 3)
LOW
input demultiplex phase:
LSB = LOW
HIGH input demultiplex phase:
LSB = HIGH
LOW
input demultiplex phase:
MSB = LOW
HIGH input demultiplex phase:
MSB = HIGH
LOW
slave (FSVGC, VSVGC and
HSVGC are inputs, internal
colour bar is active)
HIGH master (FSVGC, VSVGC
and HSVGC are outputs)
VSVGC (pin F1)
CBO (pin G3)
HSVGC (pin E3)
TTXRQ_XCLKO2
(pin C4)
D7
D6
D5
D4
D3
D2
D1
D0
pixel n + 3
D1
pixel n + 2
D1
pixel n + 1
D1
pixel n
D1
D0
D0
D0
D0
相關PDF資料
PDF描述
SAA7109E PC-CODEC
SAA7108AE HD-CODEC
SAA7109A HD-CODEC
SAA7109AE HD-CODEC
SAA7110A Digital Multistandard Colour Decoder(數(shù)字多標準彩色譯碼器)
相關代理商/技術參數(shù)
參數(shù)描述
SAA7109 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:PC-CODEC
SAA7109A 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC
SAA7109AE 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC
SAA7109AE/V1,518 功能描述:視頻 IC HD- VIDEO CODEC RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7109AE/V1,557 功能描述:視頻 IC HD- VIDEO CODEC RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*