
SEC ASIC
3-477
STD110
MX2IDH/MX2I/MX2ID2/MX2ID4
2 > 1 Inverting MUX with 0.5X/1X/2X/4X Drive
Logic Symbol
Cell Data
Schematic Diagram
Input Load (SL)
MX2IDH
D1
0.5
MX2I
D1
1.1
MX2ID2
D1
1.1
MX2ID4
D1
1.1
D0
0.5
S
D0
1.0
S
D0
1.0
S
D0
1.0
S
1.0
1.5
Gate Count
1.5
1.5
MX2IDH
2.00
MX2I
2.00
MX2ID2
3.00
MX2ID4
3.67
D0
D1
YN
S
YN
D0
S
D1
Truth Table
D0
0
1
x
x
D1
x
x
0
1
S
0
0
1
1
YN
1
0
1
0