v
List of Illustrations
Figure
Title
Page
21 TAS3103 Detailed Hardware Block Diagram
22
. . . . . . . . . . . . . . . . . . . . . . . . . . .
22 Discrete Serial Data Formats
23
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
23 Four-Channel TDM Serial Data Formats
23
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24 SAP Configuration Subaddress Fields
24
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
25 Recommended Procedure for Issuing SAP Configuration Updates
25
. . . . . . .
26 Format Options: Input Serial Audio Port
27
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
27 TDM Format Options: Output Serial Audio Port
28
. . . . . . . . . . . . . . . . . . . . . . . .
28 Discrete Format Options: Output Serial Audio Port
29
. . . . . . . . . . . . . . . . . . . . .
29 Word Size Settings
29
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
210 8 CH TDM Format Using SAP Modes 0101 and 1000
210
. . . . . . . . . . . . . . . .
211 6 CH Data, 8 CH Transfer TDM Format Using SAP Modes
0101 and 1000
210
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
212 SAP Input-to-Output Latency
211
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
213 SAP Input-to-Output Latency for I2S Format Conversions
212
. . . . . . . . . . . . .
214 DPLL and Clock Management Block Diagram
215
. . . . . . . . . . . . . . . . . . . . . . .
215 I2C Slave Mode Communication Protocol
217
. . . . . . . . . . . . . . . . . . . . . . . . . . .
216 I2C Subaddress Access Protocol
218
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
217 Digital Audio Processor Arithmetic Unit Block Diagram
221
. . . . . . . . . . . . . . . .
218 DAP Arithmetic Unit Data Word Structure
222
. . . . . . . . . . . . . . . . . . . . . . . . . . .
219 DAP ALU Operation With Intermediate Overflow
222
. . . . . . . . . . . . . . . . . . . . .
220 TAS3103 Reset Circuitry
223
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
221 GPIO Port Circuitry
225
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
222 Volume Adjustment Timing—Master I2C Mode
227
. . . . . . . . . . . . . . . . . . . . . . .
31 5.23 Format
31
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
32 Conversion Weighting Factors—5.23 Format to Floating Point
31
. . . . . . . . . . .
33 Alignment of 5.23 Coefficient in 32-Bit I2C Word
32
. . . . . . . . . . . . . . . . . . . . . . .
34 25.23 Format
32
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
35 Alignment of 5.23 Coefficient in 32-Bit I2C Word
33
. . . . . . . . . . . . . . . . . . . . . . .
36 Alignment of 25.23 Coefficient in Two 32-Bit I2C Words
33
. . . . . . . . . . . . . . . . .
37 Serial Input Port to Processing Node Topology
35
. . . . . . . . . . . . . . . . . . . . . . . . .
38. Input Mixer and Effects Block Topology—Internal Processing
Nodes A, B, C, D, E, and F
36
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
39 Input Mixer Topology—Internal Processing Nodes G and H
37
. . . . . . . . . . . . . .