- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄98252 > TLV320ADC3001IYZHR (TEXAS INSTRUMENTS INC) 2-CH 16-BIT PROPRIETARY METHOD ADC, SERIAL ACCESS, PBGA16 PDF資料下載
參數(shù)資料
| 型號(hào)： | TLV320ADC3001IYZHR |
| 廠商： | TEXAS INSTRUMENTS INC |
| 元件分類(lèi)： | ADC |
| 英文描述： | 2-CH 16-BIT PROPRIETARY METHOD ADC, SERIAL ACCESS, PBGA16 |
| 封裝： | GREEN, DSBGA-16 |
| 文件頁(yè)數(shù)： | 18/81頁(yè) |
| 文件大?。?/td> | 836K |
| 代理商： | TLV320ADC3001IYZHR |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)當(dāng)前第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)
Convention:
PageNumber:RegisterNumber:{RegisterBit}[RegisterName](ResetValue)
MCLK
BCLK
PLL
x(RxJ.D)/P
P0:0x04(4)[Clock-GenMuxing ](0h)
MCLK
BCLK
50 MHzMAX
13 MHzMAX
PLL_CLKIN
50 MHzMAX
PLL_CLK
110 MHzMAX
÷NADC
÷MADC
÷AOSR
ADC_CLK ADC_MOD_CLK
÷N
BDIV_CLKIN
26 MHzMAX
P0:0x1E(30)
[BDIVN _VAL ](1h)
BCLK
N = 1, 2, …, 127, 128
NADC = 1, 2, …, 127, 128
MADC = 1, 2, …, 127, 128
AOSR =1, 2, …, 255, 256
P0:0x12(18)
[ADCNADC _VAL ](1h)
P0:0x13(19)
[ADCMADC_VAL](1h)
P0:0x14(20)
[ADC AOSR _VAL ](80h)
ADC_CLK
33 MHzMAX
ADC_MOD_CLK
6.5 MHzMAX
ADC_FS
100 kHzMAX
P0:0x19(25)[CLKOUTMUX ](0h)
MCLK
BCLK
PLL_CLK
CDIV_CLKIN
110 MHzMAX
÷M
M = 1, 2, …, 127, 128
P0:0x1A(26)
[CLKOUTM_VAL ](1h)
CLKOUT (DOUT)
ADC_CLK ADC_MOD_CLK
Note:
MADCx AOSR > IADC
WhereIADCnumberofinstructions(InstructionCount)forthe ADCMACengine,itisprogrammablefrom2,4, …,510.
P0:0x05(5)[PLL P andR -VAL ](11h)
P0:0x06(6)[PLL J -VAL ](4h)
P0:0x07(7)[PLL D -VAL MSB ](0h)
P0:0x08(8)[PLL D -VAL LSB ](0h)
BCLKisanoutputinmastermode .
P0:0x1B(27):3[ADCInterfaceControl 1]
13 MHzMAX
50 MHzMAX
PLL_CLK_INREG
CODEC_CLKINREG
BCLKisaninputinslavemode
P0:0x1B(27):3 [ADCInterfaceControl ](0h)
13 MHzMAX
50 MHzMAX
ADC_CLKIN
P0:0x35(53)
[DOUTControl ](1Eh)
P0:0x04(4)[Clock-GenMuxing ](0h)
P0:0x1D(29)
[ADCInterfaceControl 2]
(2h)
SLAS548C
– OCTOBER 2008 – REVISED APRIL 2011
A detailed diagram of the audio clock section of the TLV320ADC3001 is shown in Figure 31.
Figure 31. Audio Clock-Generation Processing
Copyright
2008–2011, Texas Instruments Incorporated
25
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TLV320ADC3101IRGER320 | SPECIALTY CONSUMER CIRCUIT, PQCC24 |
| TLV320ADC3101IRGET320 | SPECIALTY CONSUMER CIRCUIT, PQCC24 |
| TLV320ADC3101IRGER | SPECIALTY CONSUMER CIRCUIT, PQCC24 |
| TLV320ADC3101IRGET | SPECIALTY CONSUMER CIRCUIT, PQCC24 |
| TLV320AIC10C | SPECIALTY CONSUMER CIRCUIT, PQFP48 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TLV320ADC3001IYZHT | 功能描述:音頻模/數(shù)轉(zhuǎn)換器 IC 92dB 16b Low-Pwr Stereo ADC RoHS:否 制造商:Wolfson Microelectronics 轉(zhuǎn)換速率: 分辨率: ADC 輸入端數(shù)量: 工作電源電壓: 最大工作溫度: 最小工作溫度: 安裝風(fēng)格: 封裝 / 箱體: 封裝: |
| TLV320ADC3001IYZHT | 制造商:Texas Instruments 功能描述:Analog/Digital (A/D) Converter IC |
| TLV320ADC3101 | 制造商:TI 制造商全稱(chēng):Texas Instruments 功能描述:Low Power Stereo ADC for Wireless Handsets and Portable Audio |
| TLV320ADC3101EVM-K | 功能描述:音頻 IC 開(kāi)發(fā)工具 TLV320ADC3101EVM-K Eval Mod RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類(lèi)型:Audio Amplifiers 工具用于評(píng)估:TAS5614L 工作電源電壓:12 V to 38 V |
| TLV320ADC3101IRGER | 功能描述:音頻模/數(shù)轉(zhuǎn)換器 IC 92dB (16B) Low Power Stereo ADC RoHS:否 制造商:Wolfson Microelectronics 轉(zhuǎn)換速率: 分辨率: ADC 輸入端數(shù)量: 工作電源電壓: 最大工作溫度: 最小工作溫度: 安裝風(fēng)格: 封裝 / 箱體: 封裝: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。