參數(shù)資料
型號(hào)： TMS320C15-25
廠商： Texas Instruments, Inc.
元件分類： 數(shù)字信號(hào)處理
英文描述： Digital Signal Processors(160ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的DSP)
中文描述： 數(shù)字信號(hào)處理器（160ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的數(shù)字信號(hào)處理器）
文件頁(yè)數(shù)： 97/139頁(yè)
文件大小： 1478K
代理商： TMS320C15-25
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)當(dāng)前第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)
31 30 29 28 27 26 25 24 23 22
21 20 19 18
17
16 15
14 13
12 11 10
9
8
7
6
5
4
3
2
1
0
Interrupt Mask Bits
Frame Counter Modulus
FR
Pulse
Widt
h
Port 1
Port 0
Reserved
I/O
Control
Serial Clock
Prescale Control
Serial-Port Configuration
Companding Hardware Control
Interrupt Flags
Port 1 configuration control:
External framing enable:
Serial-port enable:
μ
-law/A-law encoder enable:
μ
-law/A-law decoder enable:
μ
-law/A-law decoder encode/decoded select:
0 = SCLK is an output, derived from the prescaler in timing logic.
1 = SCLK is an input that provides the clock for serial port and frame counter in timing logic.
Frame counter modulus. Controls FR frequency = SCLK/(CNT + 2) where CNT is binary value fo CR23-CR16
Serial clock control:
FR pulse-width control:
Two’s-complement
μ
-law/A-law conversion enable:
8/16-bit length coprocessor mode select:
Reserved for future expansion: Should be set to zero.
Interrupt flag is cleared by writing a logic 1 to the bit with an OUT instruction to port 0.
All ones in CR23-CR16 indicate a degenerative state and should be avoided. Bits are operational whether SCLK is an input or an output.
CNT must be greater than 7.
TMS320C17, TMS320E17, TMS320LC17, TMS320P17
DIGITAL SIGNAL PROCESSORS
SPRS009C–JANUARY 1987–REVISED JULY 1991
POST OFFICE BOX 1443
HOUSTON, TEXAS 77001
97
Table 6. Control Register Configuration
BIT
DESCRIPTION AND CONFIGURATION
0
EXINT Interrupt flag
FSR interrupt flag
FSX interrupt flag
FR interrupt flag
1
2
3
4
EXINT interrupt enable mask. When set to logic 1, an interrupt on EXINT activates device interrupt circuitry.
5
FSR interrupt enable mask. Same as EXINT control.
6
FSX interrupt enable mask. Same as EXINT control.
7
FR interrupt enable mask. Same as EXINT control.
8
0 = port 1 connects to either serial-port registers or companding hardware.
1 = port 1 accesses CR31-CR16.
0 = serial-port data transfers controlled by active FR.
1 = serial-port data transfers controlled by active FSX/FSR.
XF external logic output flag latch
9
10
11
0 = Parallel companding mode; serial port disabled.
1 = serial companding mode; serial port registers enabled.
0 = disabled.
1 = data written to port 1 is
μ
-law or A-law encoded.
0 = disabled.
1 = data written to port 1 is
μ
-law or A-law decoded.
0 = companding hardware performs
μ
-law conversion.
1 = companding hardware performs A-law conversion.
12
13
14
15
23-16
27-24
SCLK prescale cotnrol bits. (See Table 7 for divide ratios.)
28
0 = fixed-data rate; FR is 1 SCLK cycle wide.
1 = variable-data rate; FR is 8 SCLK cycles wide.
0 = sign-magnitude companding
1 = twos-complement companding
0 = 8-bit byte length
1 = 16-bit word length
29
30
31
相關(guān)PDF資料
PDF描述
TMS320LC17 Digital Signal Processors(278ns指令周期，分離的程序和數(shù)據(jù)總線，外部輪詢中斷的DSP)
TMS320C203(中文) Digital Signal Processors(50ns指令周期， 空閑狀態(tài)CPU全關(guān)斷，先進(jìn)的外圍，多種PLL可選)
TMS320VC203(中文) Digital Signal Processors(50ns指令周期， 空閑狀態(tài)CPU全關(guān)斷，先進(jìn)的外圍，多種PLL可選)
TMS320C209(中文) Digital Signal Processors(35ns和50ns指令周期，空閑狀態(tài)CPU全關(guān)斷，先進(jìn)的外圍，多種PLL可選)
TMS320C240(中文) Digital Signal Processors(具有TMS320C的結(jié)構(gòu)和先進(jìn)的外圍的DSP)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMS320C15FNA 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS
TMS320C15FNL 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS
TMS320C15FNL25 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS
TMS320C15FNL-25 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor
TMS320C15NA 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*