- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361798 > W942508BH DRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | W942508BH |
| 英文描述： | DRAM |
| 中文描述： | 內(nèi)存 |
| 文件頁數(shù)： | 10/45頁 |
| 文件大?。?/td> | 1601K |
| 代理商： | W942508BH |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁
W942508BH
- 10 -
12. AC CHARACTERISTICS AND OPERATING CONDITION
(Notes: 10, 12)
-70
-75
SYM.
PARAMETER
MIN.
65
75
45
15
15
1
20
15
15
30
7.5
7
-0.75
MAX.
100000
15
15
0.75
MIN.
65
75
45
20
15
1
20
15
15
30
8
7.5
-0.75
MAX.
100000
15
15
0.75
UNITS NOTES
t
RC
t
RFC
t
RAS
t
RCD
t
RAP
t
CCD
t
RP
t
RRD
t
WR
t
DAL
t
CK
Active to Ref/Active Command Period
Ref to Ref/Active Command Period
Active to Precharge Command Period
Active to Read/Write Command Delay Time
Active to Read with Auto Precharge Enable
Read/Write(a) to Read/Write(b) Command Period
Precharge to Active Command Period
Active(a) to Active(b) Command Period
Write Recovery Time
Auto Precharge Write Recovery + Precharge Time
CLK Cycle Time
nS
t
CK
CL = 2
CL = 2.5
t
AC
Data Access Time from CLK,
CLK
t
DQSCK
DQS Output Access Time from CLK,
CLK
Data Strobe Edge to Output Data Edge Skew
CLk High Level Width
CLK Low Level Width
CLK Half Period (minimum of actual t
CH,
t
CL
)
-0.75
0.75
-0.75
0.75
16
t
DQSQ
t
CH
t
CL
t
HP
0.5
0.55
0.55
0.5
0.55
0.55
nS
0.45
0.45
Min.
(t
CL
,t
CH
)
T
HP
-0.75
0.9
0.4
0.5
0.5
1.75
0.35
0.35
0.2
0.2
0
0.25
0.4
0.75
-0.25
0.9
0.9
2.2
-0.75
0.45
0.45
Min.
(t
CL
,t
CH
)
T
HP
-0.75
0.9
0.4
0.5
0.5
1.75
0.35
0.35
0.2
0.2
0
0.25
0.4
0.75
-0.25
0.9
0.9
2.2
-0.75
t
CK
11
t
QH
DQ Output Data Hold Time from DQS
nS
t
RPRE
t
RPST
t
DS
t
DH
t
DIPW
t
DQSH
t
DQSL
t
DSS
t
DSH
t
WPRES
t
WPRE
t
WPST
t
DQSS
t
DSSK
t
IS
t
IH
t
IPW
t
HZ
DQS Read Preamble Time
DQS Read Postamble Time
DQ and DM Setup Time
DQ and DM Hold Time
DQ and DM Input Pulse Width (for each input)
DQS Input High Pulse Width
DQS Input Low Pulse Width
DQS Falling Edge to CLK Setup Time
DQS Falling Edge Hold Time from CLK
Clock to DQS Write Preamble Set-up Time
DQS Write Preamble Time
DQS Write Postamble Time
Write Command to First DQS Latching Transition
UDQS – LDQS Skew (x 16)
Input Setup Time
Input Hold Time
Control & Address Input Pulse Width (for each input)
1.1
0.6
1.25
0.25
0.75
1.1
0.6
1.25
0.25
0.75
t
CK
11
nS
t
CK
11
nS
11
t
CK
Data-out High-impedance Time from CLK,
CLK
t
LZ
Data-out Low-impedance Time from CLK,
CLK
SSTL Input Transition
Internal Write to Read Command Delay
Exit Self Refresh to non-Read Command
Exit Self Refresh to Read Command
Refresh Time (8k)
Mode Register Set Cycle Time
-0.75
0.75
-0.75
0.75
t
T(SS)
t
WTR
t
XSNR
t
XSRD
t
REF
t
MRD
0.5
1
75
10
15
1.5
64
0.5
1
75
10
15
1.5
64
nS
t
CK
ns
t
CK
mS
nS
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| W942516BH | DRAM |
| W9451GBDA-6 | SDRAM|DDR|64MX64|CMOS|DIMM|184PIN|PLASTIC |
| W981204AH-75 | x4 SDRAM |
| W981204AH-8H | x4 SDRAM |
| W982504AH-7 | x4 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W942508CH | 制造商:WINBOND 制造商全稱:Winbond 功能描述:8M x 4 BANKS x 8 BIT DDR SDRAM |
| W942508CH-5 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:8M x 4 BANKS x 8 BIT DDR SDRAM |
| W942508CH-6 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:8M x 4 BANKS x 8 BIT DDR SDRAM |
| W942508CH-7 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:8M x 4 BANKS x 8 BIT DDR SDRAM |
| W942508CH-75 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:8M x 4 BANKS x 8 BIT DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。